资源描述
*,第六章 时序逻辑电路,*,单击此处编辑母版文本样式,时序逻辑电路习题,一、时序逻辑电路的基本概念,二、一般时序逻辑电路的分析和设计,三、寄存器和移存器,四、计数器,六、习题讲解,五、序列码发生器和顺序脉冲发生器,9/3/2024,1,第六章 时序逻辑电路,时序逻辑电路习题一、时序逻辑电路的基本概念 二、一般时序逻辑,6.8,6.2,例1,6.12 (1),6.4,例2,6.3,6.17,6.22 (b),6.25,(1) (2),6.40,6.35(1),9/3/2024,2,第六章 时序逻辑电路,6.86.2 例1 6.12 (1)6.4 例2 6.3 6,一、时序逻辑电路的基本概念,1.定义,2.结构特点,(1) 电路由组合电路和存储电路构成，含记忆元件；,(2)电路中含有从输出到输入的反馈回路；,3.功能描述,状态转移表；状态转移图；功能表；,表达式,；卡诺图；电路图；波形图,节目录,9/3/2024,3,第六章 时序逻辑电路,一、时序逻辑电路的基本概念 1.定义 2.结构特点,二、一般时序逻辑电路的分析和设计,1.,分析步骤,组合电路、存储电路,(1),分析电路结构,输入信号X、输出信号Z,(2),写出四组方程,时钟方程,各触发器的激励方程,节目录,9/3/2024,4,第六章 时序逻辑电路,二、一般时序逻辑电路的分析和设计1.分析步骤 组合电,各触发器的次态方程,电路的输出方程,(3),作状态转移表、状态转移图或波形图,(4),电路的逻辑功能描述,作状态转移表时，先列草表，再从初态(预置状态或全零状态)按状态转移的顺序整理。,节目录,9/3/2024,5,第六章 时序逻辑电路,各触发器的次态方程 电路的输出方程 (3)作状态转移表、,2.设计步骤,(1) 根据要求，建立原始状态转移表或原始状态转移图；,输入/出变量个数；,状态间的转换关系（输入条件、输出要求）,状态个数；,节目录,9/3/2024,6,第六章 时序逻辑电路,2.设计步骤 (1) 根据要求，建立原始状态转移表或原,(2) 化简原始状态转移表（状态简化或状态合并）；,进行顺序比较，作隐含表,作状态对图,进行关联比较,作最简状态转移表,a.列出所有的等价对。,b.列出最大等价类。,c.进行状态合并，并列出最简状态表。,节目录,9/3/2024,7,第六章 时序逻辑电路,(2) 化简原始状态转移表（状态简化或状态合并）；,(4),选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；,(6),作逻辑电路图,。,(3),进行状态编码（也称状态分配）；,(5),自启动性检查,；,节目录,9/3/2024,8,第六章 时序逻辑电路,(4)选定触发器类型并根据二进制状态转移表（或称编码后的状态,三、寄存器和移存器,1.,寄存器和移存器电路结构特点,2.MSI移存器的功能及其典型应用,(1) 74194的简化符号、功能表,(2) 用74194实现串并行转换,四、计数器,1.,由SSI构成的二进制计数器的一般结构,(1)同步计数器,(2)异步计数器,节目录,9/3/2024,9,第六章 时序逻辑电路,三、寄存器和移存器1.寄存器和移存器电路结构特点2.MSI移,2.,MSI二进制、十进制计数器,3.任意进制计数器,(1)用触发器和逻辑门设计任意进制计数器,(2),用MSI计数器构成任意进制计数器,(3)采用,MSI任意进制计数器,复0法（利用复位端）,置数法（利用置数控制端，并行输入端）,a.置最小数法,b.预置0法,c.,置最大数法,节目录,9/3/2024,10,第六章 时序逻辑电路,2. MSI二进制、十进制计数器 3.任意进制计数器 (1),五、序列码发生器和顺序脉冲发生器,1.,序列码发生器结构类型,2.计数型序列码发生器的设计（,已知序列码）,3.移存型序列码发生器的设计（,已知序列码）,4.顺序脉冲发生器的构成,(1)输出端较多时：采用计数器和译码器,(2)输出端较少时：采用环形计数器,节目录,9/3/2024,11,第六章 时序逻辑电路,五、序列码发生器和顺序脉冲发生器1.序列码发生器结构类型 2,图 P 6.8,六、习题讲解,6.8,分析图P6.8电路，画出其全状态转移图并说明能否自启动。,节目录,9/3/2024,12,第六章 时序逻辑电路,图 P 6.8 六、习题讲解6.8分析图P6.8电路，画,解：(1),分析电路结构,(2)写出四组方程,时钟方程,各触发器的激励方程,各触发器的次态方程,CP,1,= CP,2,= CP；,CP,3,= Q,1,K,2,= 1,J,1,= 1,；,Q,2,n,K,3,=,J,3,= 1,；,Q,3,n,J,2,=,；,Q,2,n,K,1,=,节目录,9/3/2024,13,第六章 时序逻辑电路,解：(1)分析电路结构 (2)写出四组方程 时钟方程 各,电路的输出方程,Q,n+1,=,Q,n,+,Q,1,3,3,2,Q,n,Q,n+1,=,Q,n,CP,2,3,2,Q,n,Q,n+1,=,Q,n,+,CP,1,1,2,Q,n,(3),作状态转移表、状态转移图,(4),电路的逻辑功能描述,模M=5的计数器，具备自启动性。,节目录,9/3/2024,14,第六章 时序逻辑电路,电路的输出方程 Qn+1= Qn + Q13,Q,3,Q,2,Q,1,CP,1,(CP)CP,2,(CP)CP,3,(Q,1,),0 0 0,0 0 0,0 1 1,1 1 0,0 0 1,1 1 0,1 1 0,1 1 1,1 0 1,1 1 0,0 0 0,1 1 1,0 1 0,0 0 0,0 0 1,1 1 0,1 0 0,0 0 0,1 0 1,1 1 0,1 1 1,0 0 0,1 0 1,1 1 0,图P6.8的,状态转移表,节目录,9/3/2024,15,第六章 时序逻辑电路,Q3 Q2 Q1CP1(CP)CP2(CP)CP3,Q,3,Q,2,Q,1,图P6.8的,状态转移图,000,偏离状态,有效循环,011,001,110,101,010,100,111,节目录,9/3/2024,16,第六章 时序逻辑电路,Q3Q2Q1图P6.8的状态转移图000偏离状态有效循环01,6.2,试作出,101序列检测器的状态图。该同步电路有一根输入线X，一根输出线Z，对应于输入序列101的最后一个“1”，输出Z=1，其余情况下输出为“0”。,(1) 101序列可以重叠，例如：,(2) 101序列不可以重叠，例如：,X：0,101,01101 Z：000101001,X：0,101,011010 Z：0001000010,节目录,9/3/2024,17,第六章 时序逻辑电路,6.2 试作出101序列检测器的状态图。该同步电路有一根输,(1) 解： 输入变量为X、输出变量为Z；,检测器,X,CP,Z,题6.2(1)的示意图,初态（没有序列信号输入时电路的状态）为S,0,设X恰为101。,状态个数的确定；,节目录,9/3/2024,18,第六章 时序逻辑电路,(1) 解： 输入变量为X、输出变量为Z；检测器XCPZ题, 状态间的转换关系,S,2,S,1,S,0,1/0,0/0,1/1,题6.2(1)的状态转移图,10,1,01,X/Z,节目录,9/3/2024,19,第六章 时序逻辑电路, 状态间的转换关系S2S1S01/00/01/1题6.2(,题6.2(1) 的原始状态转移图,0/0,1/0,0/0,11,100,X/Z,S,2,S,1,S,0,1/0,0/0,1/1,节目录,9/3/2024,20,第六章 时序逻辑电路,题6.2(1) 的原始状态转移图0/01/00/01110,(2) 解： 输入变量为X、输出变量为Z；,检测器,X,CP,Z,题6.2(2)的示意图,初态（没有序列信号输入时电路的状态）为S,0,设X恰为101。,状态个数的确定；,节目录,9/3/2024,21,第六章 时序逻辑电路,(2) 解： 输入变量为X、输出变量为Z；检测器XCPZ题, 状态间的转换关系,S,2,S,1,S,0,1/0,0/0,1/1,题6.2(2)的状态转移图,10,1,01,X/Z,节目录,9/3/2024,22,第六章 时序逻辑电路, 状态间的转换关系S2S1S01/00/01/1题6.2(,题6.2(2) 的原始状态转移图,0/0,1/0,0/0,11,100,X/Z,S,2,S,1,S,0,1/0,0/0,1/1,节目录,9/3/2024,23,第六章 时序逻辑电路,题6.2(2) 的原始状态转移图0/01/00/01110,例1,试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料，投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。,解：输入变量为A、B，输出变量为Y、Z；,取投币信号为输入变量，用A、B表示，给出饮料信号和找钱信号为输出变量，用Y、Z 表示。,节目录,9/3/2024,24,第六章 时序逻辑电路,例1 试给出一个自动售饮料机的原始状态转移图。它的投币口每,A、B为1分别表示投入一枚一元硬币和一枚五角硬币，为0表示未投入。Y、Z为1分别表示给出饮料和找回一枚五角硬币，为0分别表示不给饮料和不找回一枚五角硬币。,假定通过传感器产生的投币信号（A=1或B=1）在电路转入新状态的同时也随之消失。,节目录,9/3/2024,25,第六章 时序逻辑电路,A、B为1分别表示投入一枚一元硬币和一枚五角硬币，为0表示未,状态个数的确定；, 状态间的转换关系,S,2,S,1,S,0,01/00,01/00,01/10,例1 的状态转移图,AB/YZ,节目录,9/3/2024,26,第六章 时序逻辑电路,状态个数的确定； 状态间的转换关系S2S1S001/00,例1 的原始状态转移图,00/00,00/00,10/00,AB/YZ,S,2,S,1,S,0,01/00,01/00,01/10,10/10,00/00,10/11,节目录,9/3/2024,27,第六章 时序逻辑电路,例1 的原始状态转移图00/0000/0010/00AB/,6.3,对下列原始状态转移表进行简化。,S(t),N(t),Z(t),X,X,0,1,0,1,A,A,B,0,0,B,C,A,0,1,C,B,D,0,1,D,D,C,0,0,表 习题6.3-(1),节目录,9/3/2024,28,第六章 时序逻辑电路,6.3 对下列原始状态转移表进行简化。S(t)N(t)Z(,进行顺序比较，作隐含表,解： 作状态对图,A,B,C,D,C,B,A,B,C,D,C,B,AD,BC,(a),(b),节目录,9/3/2024,29,第六章 时序逻辑电路,进行顺序比较，作隐含表解： 作状态对图ABCDCBAB,进行关联比较,(c),A,B,C,D,C,B,AD,BC,作最简状态转移表,a.列出所有的等价对。,b.列出最大等价类。,c.进行状态合并，并列出最简状态表。,BC 、AD,将BC合并为状态b，AD合并为a，则,BC 、AD,节目录,9/3/2024,30,第六章 时序逻辑电路,进行关联比较(c)ABCDCBADBC作最简状态,S(t),N(t)/Z(t),X=0,X=1,a,a/0,b/0,b,b/0,a/1,习题6.3-(1)的最简状态转移表,节目录,9/3/2024,31,第六章 时序逻辑电路,S(t)N(t)/Z(t)X=0X=1aa/0b/0bb/0,例2,已知原始状态有A、B、C、D、E、F、G、H，经画隐含表进行比较，得到等价状态对：,AE、AC、AG、BF、CE、CG、EG。试问最简状态转移表中有几个状态。,解：最大等价类为：,ACEG、BF、D、H,所以最简状态转移表中有4个状态。,节目录,9/3/2024,32,第六章 时序逻辑电路,例2 已知原始状态有A、B、C、D、E、F、G、H，经画隐,6.4,试画出用MSI移存器74194构成8位串行并行码的转换电路（用三片74194或两片74194和一个D触发器）。,解：(1),用三片74194构成。,节目录,9/3/2024,33,第六章 时序逻辑电路,6.4 试画出用MSI移存器74194构成8位串行并行码的,题6.4 图1,串入,节目录,9/3/2024,34,第六章 时序逻辑电路,题6.4 图1 串入节目录9/8/202334第六章,题6.4,8位串入并出转换电路的状态转移表,准备送数,0,1,0,CP,7,准备右移,0,1,1,0,CP,6,准备右移,0,1,1,1,0,CP,5,准备右移,0,1,1,1,1,0,CP,4,准备右移,0,1,1,1,1,1,0,CP,3,准备右移,0,1,1,1,1,1,1,0,CP,2,准备右移,0,1,1,1,1,1,1,1,CP,1,准备送数,1,1,0,清0,下一操作,Q,0,M,0,M,1,D,0,Q,1,Q,2,Q,3,Q,4,Q,5,Q,6,Q,7,Q,8,D,0,D,1,D,0,D,1,D,2,D,0,D,1,D,2,D,3,D,0,D,1,D,2,D,3,D,4,D,0,D,1,D,2,D,3,D,4,D,5,D,0,D,1,D,2,D,3,D,4,D,5,D,0,D,1,D,2,D,3,D,4,D,5,D,6,D,6,D,7,0,0,0,0,0,0,0,CP,8,1,1,0,1,1,1,1,1,1,1,0,准备右移,0,节目录,9/3/2024,35,第六章 时序逻辑电路,题6.4 8位串入并出转换电路的状态转移表准备送数010,(2),用两片74194和一个D触发器构成。,题6.4 图2,串入,节目录,9/3/2024,36,第六章 时序逻辑电路,(2)用两片74194和一个D触发器构成。题6.4 图2,串入,题6.4 图3,节目录,9/3/2024,37,第六章 时序逻辑电路,串入题6.4 图3 节目录9/8/202337第六章,6.12,用四个D触发器设计以下电路：,(1)异步二进制加法计数器；,解：,异步二进制加法计数器的,基本结构为,a.TFF形式,b.CP,1,=CP，,CP,i,=,Q,i-1,(上升沿触发,),( i=2,3,n ),节目录,9/3/2024,38,第六章 时序逻辑电路,6.12 用四个D触发器设计以下电路：解：异步二进制加法,电路如下图所示。,题6.12电路图,节目录,9/3/2024,39,第六章 时序逻辑电路,电路如下图所示。题6.12电路图节目录9/8/202339第,6.17,写出图P6.17电路的状态转移表及模长M=?,题 P6.17,节目录,9/3/2024,40,第六章 时序逻辑电路,6.17 写出图P6.17电路的状态转移表及模长M=?题,解：由图知，74161的预置数为 Q,3,Q,2,11 ，预置数控制端 L,D,接 Q,1,。电路先异步清零，则起始状态为0000，列状态转移表如下所示。,n,n,n,由状态转移表知，模长M=8，且具备自启动性。,节目录,9/3/2024,41,第六章 时序逻辑电路,解：由图知，74161的预置数为 Q3Q211 ，预置数控制,CP,个数,Q,3,Q,2,Q,1,Q,0,L,D,0,0,0,0,0,0,1,0,0,1,1,1,2,0,1,0,0,0,3,0,1,1,1,1,4,1,0,0,0,0,5,1,0,1,1,1,6,1,1,0,0,0,7,1,1,1,1,1,8,0,0,0,0,0,题 P6.17,状态转移表,节目录,9/3/2024,42,第六章 时序逻辑电路,CPQ3Q2Q1Q0LD00000010011120100,CP,个数,Q,3,Q,2,Q,1,Q,0,L,D,0,0,0,0,1,0,1,0,0,1,1,1,0,0,0,1,0,1,1,0,0,1,1,1,0,0,1,0,1,0,1,0,1,1,1,1,0,0,1,1,0,1,1,0,1,1,1,1,CP,个数,Q,3,Q,2,Q,1,Q,0,L,D,0,1,0,0,1,0,1,1,0,1,1,1,0,1,0,1,0,1,1,1,0,1,1,1,0,1,1,0,1,0,1,1,1,1,1,1,0,1,1,1,0,1,1,1,1,1,1,1,续表,续表,节目录,9/3/2024,43,第六章 时序逻辑电路,CPQ3Q2Q1Q0LD0000 101001 1 10,6.22,试分析图P6.22(b)计数器的分频比为多少？,图P6.22(b),节目录,9/3/2024,44,第六章 时序逻辑电路,6.22 试分析图P6.22(b)计数器的分频比为多少？图,解：两片74161都处于计数状态 ( P=T=1 ) ，第1片74161的预置数为 ( 1001),2,，第2片74161的预置数为 ( 0111),2,，都使用置最小数法实现任意进制计数器。,对第1片74161：M,1,= N,1,-9，M,1,= 7,对第2片74161：M,2,= N,2,-7，M,2,= 9,两片74161采用异步级联方式，所以总模值M为,M = M,1,M,2,= 79 = 63,即：f,CP,: f,Z,= 63:1,节目录,9/3/2024,45,第六章 时序逻辑电路,解：两片74161都处于计数状态 ( P=T=1 ) ，第1,6.25,试用7490设计用8421BCD编码的模7计数器。,解：先把7490设计成8421BCD输出的模10计数器,(1),用R,01,、R,02,作反馈端；,(2),用S,91,、S,92,作反馈端。,(1),用R,01,、R,02,作反馈端，即利用异步复0法，起跳状态为S,7,，即 ( 0111 ),8421BCD,，电路图如下所示。,节目录,9/3/2024,46,第六章 时序逻辑电路,6.25 试用7490设计用8421BCD编码的模7计数器。,题 6.25 (1) 图,节目录,9/3/2024,47,第六章 时序逻辑电路,题 6.25 (1) 图节目录9/8/202347第六章 时,(2),用S,91,、S,92,作反馈端，即利用异步置最大数法，起跳状态为S,M-1,，即S,6,，( 0110 ),8421BCD,，电路图如下所示。,题 6.25 (2) 图,节目录,9/3/2024,48,第六章 时序逻辑电路,(2)用S91 、S92 作反馈端，即利用异步置最大数法，起,6.35,用DFF设计,移存型序列信号发生器，要求产生的序列信号为,(1)11110000；,解： 求触发器的级数,得 n = 3 。,列状态转移表,M=8，由,节目录,9/3/2024,49,第六章 时序逻辑电路,6.35 用DFF设计移存型序列信号发生器，要求产生的序列信,1,1,1,1,1,1,模数,状态转移路线,Q,1,Q,2,Q,3,M=1,取n=4，列状态转移表及相应D,1,的值。,节目录,9/3/2024,50,第六章 时序逻辑电路,111111模数状态转移路线Q1Q2Q3M=1取n=4，,Q,4,Q,3,Q,2,Q,1,状态转移路线,模数,D,1,1 1 1 1,0,1 1 1 0,0,1 1 0 0,0,1 0 0 0,0,0 0 0 0,1,0 0 0 1,1,0 0 1 1,1,0 1 1 1,1,1 1 1 1,M=8,节目录,9/3/2024,51,第六章 时序逻辑电路,Q4 Q3 Q2 Q1状态转移路线模数D1,求激励函数,D,1,Q,4,Q,3,Q,2,Q,1,0,10,0,0,0,11,1,01,1,1,1,00,10,11,01,00,D,1,D,1,= Q,4,节目录,9/3/2024,52,第六章 时序逻辑电路,求激励函数D1Q4Q3Q2Q1 01000011,画电路图,题 6.35 图,节目录,9/3/2024,53,第六章 时序逻辑电路,画电路图题 6.35 图节目录9/8/202353第六章,6.40,写出图P6.40中74161输出端的状态编码表及74151输出端产生的序列信号。,题 P6.40,节目录,9/3/2024,54,第六章 时序逻辑电路,6.40 写出图P6.40中74161输出端的状态编码表及,解：74161采用复0法，实现模M=10的计数器，其状态转移表如下所示：,74151输出端产生的序列信号为：,1111000110，,节目录,9/3/2024,55,第六章 时序逻辑电路,解：74161采用复0法，实现模M=10的计数器，其状态转移,Q,3,Q,2,Q,1,Q,0,状态转移路线,F,0 0 0,0,1,0 0 0,1,1,0 0 1,0,1,0 0 1,1,1,0 1 0,0,0,0 1 0,1,0,0 1 1,0,0,0 1 1,1,1,1 0 0,0,1,1 0 0,1,0,1,/0 0,1,/0 0,节目录,9/3/2024,56,第六章 时序逻辑电路,Q3 Q2 Q1 Q0状态转移路线F 0,
展开阅读全文