真值表和逻辑表达式课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,20,章 门电路和组合逻辑电路,20.1,脉冲信号,20.2,基本门电路及其组合,20.5,逻辑代数,20.4 CMOS,门电路,20.3 TTL,门电路,20.6,组合逻辑电路的分析与综合,20.7,加法器,20.8,编码器,20.9,译码器和数字显示,20.10,数据分配器和数据选择器,20.11,应用举例,第20章 门电路和组合逻辑电路20.1 脉冲信号20.2,1.,掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解,TTL,门电路、,CMOS,门电路的特点,;,3.,会分析和设计简单的组合逻辑电路,;,理解加法器、编码器、译码器等常用组合逻辑,电路的工作原理和功能,;,5.,学会数字集成电路的使用方法。,本章要求：,2.,会用逻辑代数的基本运算法则化简逻辑函数,;,第,20,章 门电路和组合逻辑电路,1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达,模拟信号：,随时间连续变化的信号,20.1,脉冲信号,模拟信号,数字信号,电子电路中的信号,1.,模拟信号,正弦波信号,t,三角波信号,t,模拟信号：随时间连续变化的信号20.1 脉冲信号模拟信号数字,2.,数字信号,(,脉冲信号）,是一种跃变信号，并且持续时间短暂。,t,t,尖顶波,矩形波,脉冲信号,正脉冲：,脉冲跃变后的值比初始值高,负脉冲：,脉冲跃变后的值比初始值低,如：,0,+3V,0,-3V,正脉冲,0,+3V,0,-3V,负脉冲,2. 数字信号(脉冲信号）tt尖顶波矩形波脉冲信号正,脉冲幅度,A,脉冲上升沿,t,r,脉冲周期,T,脉冲下降沿,t,f,脉冲宽度,t,p,3.,脉冲信号的部分参数：,A,0.9,A,0.5,A,0.1,A,t,p,t,r,t,f,T,脉冲频率,f,脉冲幅度 A脉冲上升沿 tr 脉冲周期 T脉冲下降沿 tf,4.,数字电路的特点：,（,1,）数字电路中的信号在时间上是,离散的脉冲信号,，,而模拟电路中的信号是随时间,连续变化的信号,。,（,2,）数字电路所研究的是电路的输入,输出之间的,逻,辑关系,，而模拟电路则是研究电路的输入输出之,间的,大小相位,等问题。,4.数字电路的特点：（1）数字电路中的信号在时间上是离散的脉,（,3,）数字电路中晶体管工作在,开关状态,，也就,是交替地工作在饱和与截止两种状态，而,在模拟电路中晶体管多工作在,放大状态,。,（,4,）数字电路采用二进制，主要分析工具是,逻 辑,代数,，而模拟电路采用十进制，主要分析工,具是,普通代数,。,4.,数字电路的特点：,（3）数字电路中晶体管工作在开关状态，也就（4）数字电路采用,4.,数字电路的分类,（,1,）按电路组成结构,分立元件,集成电路,小规模集成电路,SSI,中规模集成电路,MSI,大规模集成电路,LSI,超大规模集成电路,VLSI,（,2,）按集成度分,4.数字电路的分类（1）按电路组成结构分立元件集成电路小规模,4.,数字电路的分类,（,3,）按电路所用器件,双极型电路,(TTL),单极型电路,(CMOS),（,4,）按电路逻辑功能,组合逻辑电路,时序逻辑电路,4.数字电路的分类（3）按电路所用器件双极型电路(TTL)单,20.2,基本门电路及其组合,逻辑门电路,是数字电路中最基本的逻辑元件，与基本逻辑关系相对应。,20.2.1,逻辑门电路的基本概念,基本逻辑关系为,“与”、“或”、“非”,三种。,所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。,20.2 基本门电路及其组合 逻辑门电路是数字,220V,+,-,逻辑表达式,：,Y,=,A,B,1. “,与”逻辑关系,0,0,0,1,0,1,1,1,0,1,0,0,A,B,Y,B,Y,A,状态表,设：开关,打开,“0”,闭合,“1”,灯,灭,“0”,亮,“1”,“,与”,逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,220V+-逻辑表达式： Y = A B1. “与”逻辑,B,Y,220V,A,+,-,2. “,或”逻辑关系,“或”,逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式：,Y,=,A,+,B,状态表,0,0,0,1,1,1,1,1,0,1,1,0,A,B,Y,BY220VA+-2. “或”逻辑关系 “或”逻,3. “,非”逻辑关系,“非”,逻辑关系是否定或相反的意思。,逻辑表达式：,Y,=,A,状态表,1,0,1,A,Y,0,Y,220V,A,+,-,R,3. “非”逻辑关系 “非”逻辑关系是否定或相反的意思,门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：,与门、或门、非门、与非门、或非门、与或非门、异或门和同或门等。,20.2.2,分立元件基本逻辑门电路,20.2,基本门电路及其组合,门电路是用以实现逻辑关系的电子电路，与前面所,1.,二极管“与” 门电路,(1),电路,(2),工作原理,输入,A,、,B,、,C,全为高电平“,1”,，,输出,Y,为“,1”,。,输入,A,、,B,、,C,不全为“,1”,，,输出,Y,为“,0”,。,0V,0V,0V,0V,0V,3V,+,U,12V,R,D,A,D,C,A,B,Y,D,B,C,3V,3V,3V,0V,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“与” 门逻辑状态表,0V,3V,1. 二极管“与” 门电路 (1) 电路(2) 工作原理输入,(5),逻辑功能 ：,即：有,“,0”,出,“,0”,，,全,“,1”,出,“,1”,（,3,）逻辑表达式：,Y=A B C,（,7,）逻辑符号：,&,A,B,Y,C,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,（,4,）逻辑状态表,（,6,）逻辑运算：,0.0=0,，,0.1=0,，,1.0=0,，,1.1=1,0.A=0,，,1.A=A,，,A.A=A,，,A,B,C,F,A,B,C,F,(5) 逻辑功能 ：即：有“0”出“0”，（3）逻辑表达式,2.,二极管“或” 门电路,(1),电路,0V,0V,0V,0V,0V,3V,3V,3V,3V,0V,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“或” 门逻辑状态表,3V,3V,-,U,12V,R,D,A,D,C,A,B,Y,D,B,C,(2),工作原理,输入,A,、,B,、,C,全为低电平“,0”,，,输出,Y,为“,0”,。,输入,A,、,B,、,C,有一个为“,1”,，,输出,Y,为“,1”,。,2. 二极管“或” 门电路 (1) 电路0V0V0V0V0V,(5),逻辑功能,：,即：有,“,1”,出,“,1”,，,全,“,0”,出,“,0”,Y=A+B+C,（,3,）逻辑表达式：,（,7,）逻辑符号：,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,（,4,）逻辑状态表,（,6,）逻辑运算：,0+0=0,，,0+1=1,，,1+0=1,，,1+1=1,0+A=A,，,1+A=1,，,A+A=A,，,F,A,B,C,+,A,B,C,F,A,B,Y,C,1,(5) 逻辑功能：即：有“1”出“1”，Y=A+B+C（3,3.,晶体管“非” 门电路,+U,CC,-U,BB,A,R,K,R,B,R,C,Y,T,截止,饱和,“,0”,“,1,”,(1),电路,“,0”,“,1”,1,0,1,0,A,Y,“非” 门逻辑状态表,（,2,）工作原理,当,A,为,1,时，晶体管饱和，即输出端,Y,为,0,；,当,A,为,0,时，晶体管截至，即输出端,Y,为,1,；,3. 晶体管“非” 门电路+UCC-UBBARKRBRCYT,(5),逻辑功能,：,即：,0,非为,1,，,1,非为,0,（,6,）逻辑运算：,（,3,）逻辑表达式：,1,0,1,0,A,Y,（,4,）逻辑状态表,（,7,）逻辑符号,A,1,Y,A,F,A,F,(5) 逻辑功能：即：0非为1，1非为0 （6）逻辑运算：,A,B,F=AB,F=A+B,F=A,【,例,】,逻辑门的输入信号如图，画出输出端的信号。,A,1,F,1,A,B,F,&,A,B,F,ABF=ABF=A+BF=A【例】逻辑门的输入信号如图，画出,1.,与非门电路,有,“,0”,出,“,1,”,，全,“,1”,出,“,0”,&,A,B,C,Y,&,A,B,C,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,（,2,）逻辑状态表,（,3,）逻辑表达式：,Y=A B C,1,Y,20.2.3,组合逻辑门,（,1,）逻辑符号,（,4,）逻辑功能：,1. 与非门电路有“0”出“1”，全“1”出“0”&ABCY,Y=A+B+C,2.,或非门电路,Y,1,A,B,C,1,Y,A,B,C, 1,有,“,1”,出,“,0,”,，全,“,0”,出,“,1”,0,0,0,1,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,0,A,B,Y,C,（,2,）逻辑状态表,（,3,）逻辑表达式：,（,1,）逻辑符号,（,4,）逻辑功能：,Y=A+B+C2. 或非门电路Y1ABC1YABC 1有,【,课堂练习,】,根据输入波形画出输出波形,A,B,与非门：,有,“,0”,出,“,1”,，,全,“,1”,出,“,0”,或非门：,有,“,1”,出,“,0”,，,全,“,0”,出,“,1”,&,A,B,F,1,A,B,F,【课堂练习】根据输入波形画出输出波形AB与非门：有“0”出“,A,B,C,&,1,&,D,1,Y,3.,与或非门电路,Y=A.B+C.D,（,2,）逻辑表达式：,1,&,&,Y,A,B,C,D,（,3,）逻辑符号,（,1,）逻辑电路,F,+,A,B,C,D,F,A,B,C,D,&,1,ABC&1&D1Y3. 与或非门电路Y=A.B+C.D（2,4.,异或门电路,（,1,）逻辑表达式：,（,4,）逻辑符号,（,2,）逻辑状态表,（,3,）逻辑逻辑功能：,相异为,1,，相同为,0,4. 异或门电路（1）逻辑表达式： （4）逻辑符号（2）逻辑,5.,同或门电路,（,1,）逻辑表达式：,（,4,）逻辑符号,（,2,）逻辑状态表,（,3,）逻辑逻辑功能：,相同为,1,，相异为,0,F = A,B,5. 同或门电路（1）逻辑表达式： （4）逻辑符号（2）逻辑,门电路符号,A,X,A,X,B,A,X,B,A,X,B,A,X,B,A,X,B,A,X,B,A,X,&,B,A,X,+,B,A,X,1,A,X,1,B,A,X,&,门电路符号AXAXBAXBAXBAXBAXBAXBAX&BA,门电路符号,B,A,X,B,A,X,B,A,X,B,A,X,+,B,A,X,=1,B,A,X,=,B,A,X,B,A,X,B,A,X,1,门电路符号BAXBAXBAXBAX+BAX=1BAX=BAX,返 回,下一节,下一页,上一页,上一节,返 回下一节下一页上一页上一节,20.3,TTL,门电路,TTL,门电路,:,是双极型集成电路，,输入和输出端结构都采用了半导体晶体管，称之为,:,Transistor Transistor Logic,。,数字集成电路特点：,具有体积小、可靠性高、速度快、价格便宜和微型化等的特点。,20.3 TTL门电路TTL门电路 :是双极型集成电路，,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,输入级,中间级,输出级,20.3.1 TTL“,与非”门电路,1.,电路,E,2,E,3,E,1,B,等效电路,C,多发射极三极管,T5Y R3R5AB CR4R2R1 T3 T4T2,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,(1),输入全为高电平“,1”(3.6V),时,2.,工作原理,4.3V,T,2,、,T,5,饱和导通,钳位,2.1V,E,结反偏,截止,“,0”,(0.3V),负载电流（灌电流）,输入全高,“,1”,输出为低,“,0”,1V,T,1,R,1,+,U,cc,T,4,T5Y R3R5AB CR4R2R1 T3 T4T2,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,2.,工作原理,1V,T,2,、,T,5,截止,负载电流（拉电流）,(2),输入端有任一低电平“,0”(0.3V),(0.3V),“,1”,“,0”,输入有低,“,0”,输出为高,“,1”,流过,E,结的电流为正向电流,5V,V,Y,5-0.7-0.7,=3.6V,T5Y R3R5AB CR4R2R1 T3 T4T2,有“,0”,出“,1”,全“,1”,出“,0”,“与非”逻辑关系,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“与非” 门逻辑状态表,Y=A B C,逻辑表达式：,Y,&,A,B,C,有“0”出“1”全“1”出“0”“与非”逻辑关系000100,与非门表示符号,逻辑表示式,&,A,B,Y,C,Y,=,ABC,Y,=,A,A,Y,（非门，反相器）,&,A,B,Y,Y,=,AB,与非门表示符号逻辑表示式&ABYCY= ABCY= AAY（,输入,A,、,B,波形如图所示,请画出与非门的输出（,Y,）波形。,A,B,Y,Y,=,AB,课堂练习,:,&,A,B,Y,输入A、B波形如图所示, 请画出与非门的输出（Y）波形。AB,如：,TTL,门电路芯片（,四,2,输入与非门，,型号,74LS00,),地,GND,TTL,门电路芯片简介,外形,&,&,&,14,13,12,11,10,9,8,1,2,3,4,5,6,7,&,管脚,电源,V,CC,（,+5V,）,如：TTL门电路芯片（四2输入与非门，型号74LS00 )地,74LS00,、,74LS20,管脚排列示意图,&,&,12,11,10,9,8,14,13,3,4,5,6,7,1,2,&,&,U,CC,4,B,4,A,4,Y,3,B,3,A,3,Y,1,B,1,A,1,Y,2,B,2,A,2,Y,GND,(a),74LS00,12,11,10,9,8,14,13,3,4,5,6,7,1,2,&,&,U,CC,2,D,3,C,2,B,NC,2,A,2,Y,1,B,1,A,NC,1,D,1,C,1,Y,GND,74LS20,(b),74LS00、74LS20管脚排列示意图&12111098,4,、常用,TTL,逻辑门电路,名称,国际常用系列型号,国产部标型号,说明,四,2,输入与非门,74LS00,T1000,四,2,输入或门,四,2,异或门,四,2,输入或非门,四,2,输入与门,双,4,输入与非门,双,4,输入与门,六反相器,8,输入与非门,74LS32,74LS02,74LS08,74LS86,74LS21,74LS20,74LS30,74LS04,T186,T1008,T1086,T1021,T1002,一个组件内部有四个门，每个门有两个输入端一个输出端。,一个组件内有两个门，每个门有,4,个输入端。,只一个门，,8,个输入端。,有,6,个反相器。,4、常用TTL逻辑门电路名称国际常用系列型号国产部标型号说明,(1),电压传输特性：,输出电压,U,O,与输入电压,U,i,的关系。,C,D,E,3. TTL“,与非”门特性及参数,电压传输特性,测试电路,A,B,O,1,2,3,1,2,3,4,U,i,/V,U,O,/V,&,+5V,U,i,U,o,V,V,(1) 电压传输特性：输出电压 UO与输入电压 Ui的关系。,A,B,C,D,E,典型值,3.6V,，,2.4V,为合格,典型值,0.3V,，,0.4V,为合格,输出高电平电压,U,OH,输出低电平电压,U,OL,(,2),输出高电平,电压,U,OH,和输出低电平电压,U,OL,U,O,/V,O,1,2,3,1,2,3,4,U,i,/V,阈值电压,U,T,门槛电压,U,T,约为,1.4V,ABCDE典型值3.6V，典型值0.3V，输出高电平电压UO,开门电平,U,ON,：,是指输出电平达到输出低电平的上限值,U,OLmax,时的输入电平为。,开门电平,U,ON,约为,1.4V,。,关门电平,U,OFF,：,是指输出电平上升到输出高电平的下限值,U,OHmin,时的输入电平。,关门电平,U,OFF,约为,1.35V,。,(,3),关门电平,U,OFF,和,开门电平,U,ON,开门电平UON：是指输出电平达到输出低电平的上限值UOLma,（,5,）传输延迟时间,A,F,实际波形,t,Pd1,50%,50%,t,Pd2,t,pd,=,t,pd1,+t,pd2,2,F,A,1,指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于,TTL“,与非”门,N,O,8,。,（,4,）,扇出系数,N,O,TTL,的,t,pd,约在,10ns 40ns,，此值愈小愈好。,（5）传输延迟时间AF实际波形tPd150%50%tPd2t,20.3.2,三态输出“与非”门,当控制端为高电平,“,1”,时，实现正常的“与非”逻辑关系,Y,=,AB,“,1”,控制端,D,E,1.,电路,D,截止,T,5,Y,R,3,R,5,A,B,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,20.3.2 三态输出“与非”门当控制端为高电平“1”时,20.3.2,三态输出“与非”门,“,0”,控制端,D,E,T,5,Y,R,3,R,5,A,B,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,1.,电路,导通,1V,1V,当控制端为低电平,“,0”,时，输出,Y,处于开路状态，也称为,高阻状态,。,20.3.2 三态输出“与非”门“0”控制端 DE,&,Y,E,B,A,逻辑符号, ,0,高阻,0,0,1,1,0,1,1 1,1,0,1 1,1,1,1 0,表示任意态,20.3.2,三态输出“与非”门,三态输出“与非”状态表,A,B,E,Y,功能表,输出高阻,&YEBA逻辑符号 0 高阻0,各种三态门的逻辑符号,各种三态门的逻辑符号,三态门应用：,可实现用,一条,总线分时传送几个不同的数据或控制信号。,“,1”,“,0”,“,0”,如图所示：,总线,&,A,1,B,1,E,1,&,A,2,B,2,E,2,&,A,3,B,3,E,3,A,1,B,1,三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号,1.,电路,有源负载,&,Y,C,B,A,逻辑符号,T,5,Y,R,3,A,B,C,R,2,R,1,T,2,+5V,T,1,R,L,U,20.3.3,集电极开路“与非”门电路,(OC,门,),1. 电路有源负载&YCBA逻辑符号 T5Y R3AB C,OC,门的特点：,1.,输出端可直接驱动负载,如：,Y,&,C,B,A,KA,+24V,KA,220,2.,几个输出端可直接相联,&,A,1,B,1,C,1,Y,1,&,A,2,B,2,C,2,Y,2,&,A,3,B,3,C,3,Y,3,U,R,L,Y,“,1”,“,0”,“,0”,“,0”,“,0”,OC门的特点：1.输出端可直接驱动负载如：Y&CBAKA+2,OC,门的特点：,1.,输出端可直接驱动负载,如：,Y,&,C,B,A,KA,+24V,KA,220,2.,几个输出端可直接相联,&,A,1,B,1,C,1,Y,1,&,A,2,B,2,C,2,Y,2,&,A,3,B,3,C,3,Y,3,U,R,L,Y,“,1”,“,0”,“,0”,“,1”,“线与”,功能,:,Y=Y,1,.Y,2,.Y,3,0,OC门的特点：1.输出端可直接驱动负载如：Y&CBAKA+2,20. 4. 1 CMOS,非门电路,A,Y,T,2,+,U,DD,T,1,N,沟道,P,沟道,G,G,D,S,S,20.4 CMOS,门电路,PMOS,管,NMOS,管,CMOS,管,负载管,驱动管,(,互补对称管,),A,=“1”,时，,T,1,导通，,T,2,截止，,Y,=,“,0,”,A,=“0”,时，,T,1,截止，,T,2,导通，,Y,=,“,1,”,Y= A,20. 4. 1 CMOS 非门电路AYT2+UDDT1N,T,4,与,T,3,并联，,T,1,与,T,2,串联；,（,1,）,当,AB,都是高电平时,T,1,与,T,2,同时导通，,T,4,与,T,3,同时截止；,输出,Y,为低电平。,（,2,）,当,AB,中有一个是低电平时,，,T,1,与,T,2,中有一个截止，,T,4,与,T,3,中有一个导通,输出,Y,为高电平。,20. 4. 2 CMOS,与非,门电路,A,B,T,4,T,3,T,1,T,2,+,U,DD,Y,1.,电路,2.,工作原理,有,“,0”,出,“,1”,，,全,“,1”,出,“,0”,T4 与 T3 并联， （1）当 AB 都是高电平时,B,T,4,T,3,T,1,T,2,A,Y,（,1,）,当,AB,中有一个是高电平时，,T,1,与,T,2,中有一个导通，,T,4,与,T,3,中有一个截止，,输出,Y,为低电平。,（,2,）,当,AB,都是低电平时，,T,1,与,T,2,同时截止，,T,4,与,T,3,同时导通；,输出,Y,为高电平。,20. 4. 3 CMOS,或非门电路,1.,电路,2.,工作原理,T,4,与,T,3,串联，,T,1,与,T,2,并联；,有,“,1”,出,“,0”,，,全,“,0”,出,“,1”,BT4T3T1T2AY（1）当 AB 中有一个是高电平时，T,20.4.,4 CMOS,传输,门电路,U,DD,u,i,T,1,T,2,C,C,u,O,控制极,控制极,1.,电路,2.,工作原理,设：,10V,0V,可见,u,i,在,010V,连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通）,u,i,可传输到输出端，即,u,O,=,u,i,，所以,COMS,传输门可以传输模拟信号，也称为,模拟开关,。,（,07V,）,导通,（,310V,）,导通,20.4. 4 CMOS传输门电路UDDuiT1T2CCu,U,DD,u,i,T,1,T,2,C,C,u,O,控制极,控制极,0V,10V,可见,u,i,在,010V,连续变,化时，两管子均截止，,传输门关断，（相当于,开关断开）,u,i,不能传输,到输出端。,（,010V,）,截止,截止,结论：,C,=“1”(,C,=“0”),时传输门开通。,C,=“0”(,C,=“1”),时传输门关断。,20.4.,4 CMOS,传输,门电路,1.,电路,2.,工作原理,设：,UDDuiT1T2CCuO控制极控制极0V10V可见ui在0,TG,u,i,u,O,C,C,逻辑符号,开关电路,TG,u,i,u,i,C,C,1,“,1”,开通,TG,u,i,u,i,C,C,1,“,0”,关断,20.4.,4 CMOS,传输,门电路,TGuiuOCC逻辑符号开关电路TGuiuiCC1“1”开通,CMOS电路优点,(1),静态功耗低（每门只有,0.01mW, TTL,每门,10mW),(2),抗干扰能力强,(3),扇出系数大,(4),允许电源电压范围宽,( 3 18V ),TTL电路优点,(1),速度快,(2),抗干扰能力强,(3),带负载能力强,CMOS电路优点(1) 静态功耗低（每门只有0.01mW,20.5,逻辑代数,数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称,逻辑电路,，相应的研究工具是,逻辑代数,。,逻辑代数,或称布尔代数，它是分析和设计逻辑电路的工具。,在逻辑代数中，逻辑函数的变量只能取两个值（,二值变量,），即,0,和,1,。,20.5 逻辑代数数字电路要研究的是电路的输入输出之间的逻辑,20. 5. 1,逻辑代数运算法则,1,、基本公式,0 0=0,1+1=1,1 A=A,0+A=A,0 A=0,1+A=1,0 1=0,1+0=1,1 1=1,0+0=0,0 =1,1 =0,A A=0,A+A=1,A+A=A,A,A=A,A=A,20. 5. 1 逻辑代数运算法则1、基本公式0 0=0,A B=B A,A+B=B+A,交换律,A (B C)=(A B) C,A+(B+C)=(A+B)+C,结合律,A (B+C)=A B+A C,A+B C=(A+B) (A+C),分配律,2,、基本定律,A B=B A交换律A (B C)=(A B),证明,:,右边,=(A+B)(A+C ),=AA+AB +AC+BC,=A +A(B+C )+BC,=A(1+B +C)+BC,=A1+BC,=A+BC,=,左边,分配律,证明:右边 =(A+B)(A+C )=AA+AB +AC+B,1,1,0,0,1,1,1,1,1,1,0,0,反演律,列状态表证明：,A,B,0,0,0,1,1,0,1,1,1,1,1,0,0,1,0,0,0,0,0,0,(,德,摩根定律,),F=AD+BCD+ABC+CD,=AD,BCD,ABC,CD,摩根定律的应用：,110011111100反演律列状态表证明：AB000110,吸收律,A,+,A,B,=,A,+,B,A,+,A,B,=,A,+,B,A,+,A,B,=,A,混合变量吸收规则,:,AB,+,AB,=,A,AB,+,AC,+,BC,=,AB,+,AC,吸收律A+AB=A+BA+AB=A+BA+AB =A混合变量,AB,+,AC,+,BC,=,AB,+,AC,+,(,A,+,A,),BC,=,AB,+,AC,+,ABC,+,ABC,=,AB,(1+,C,) +,AC,(1+,B,),=,AB,+,AC,证明,:,【,课堂练习,】,：,证明：,AB+AC+BC =AB+AC+(A+A)BC证明:【课堂练,20. 5. 2,逻辑函数的表示方法,表示方法,逻辑式,逻辑状态表,逻辑图,卡诺图,1.,逻辑函数,：,Y,f,（,A,、,B,、,C ,）,其中，,A,、,B,、,C,是输入变量，,Y,是输出变量，,f,是逻辑运算。,20. 5. 2 逻辑函数的表示方法表示方法逻辑式逻辑状,1.,列逻辑状态表,n,输入变量有,2,n,种组合状态,0 0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,【,例,】,有一,T,形走廊，在相会处有一路灯,在进入走廊的,A,、,B,、,C,三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设,A,、,B,、,C,代表三个开关（输入变量）；,Y,代表灯（输出变量）。,1. 列逻辑状态表n输入变量有2n种组合状态,2.,逻辑式,用,“与”“或”“非”,等运算来表达逻辑函数的表达式。,由逻辑状态表写出逻辑式,一种组合中，输入变量之间是“与”关系，,0 0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,2. 逻辑式 用“与”“或”“非”等运算来,各组合之间,是“或”关系,2.,逻辑式,反之，也可由逻辑式列出状态表。,0 0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,各组合之间 2. 逻辑式反之，也可由逻辑式列出状态表。,3.,逻辑图,Y,C,B,A,&,&,&,&,&,&,&,1,C,B,A,3. 逻辑图YCBA&1CBA,20. 5. 3,逻辑函数的化简,由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若,经过简化，则可使用较少的逻辑门实现同样的逻辑功能。,从而,可节省器件，降低成本，提高电路工作的可靠性。,利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。,化简方法,公式法,卡诺图法,20. 5. 3 逻辑函数的化简 由逻辑状态,与或表达式,与非与非表达式,与或非表达式,或非或非表达式,或与表达式,1.,逻辑函数式的常见形式,一个逻辑函数可以有多种形式，并且能互相转换。例如：,与或表达式与非与非表达式与或非表达式或非或非表达式或与表,2.,逻辑函数化简的原则,逻辑函数化简， 并没有严格的原则，通常遵循以下几条原则：,(1),逻辑电路所用的门最少；,(2),各个门的输入端要少；,(3),逻辑电路所用的级数要少；,(4),逻辑电路能可靠地工作。,2. 逻辑函数化简的原则 逻辑函,3.,用 “与非”门构成基本门电路,(2),应用“与非”门构成“或”门电路,(1),应用“与非”门构 成“与”门电路,A,Y,&,B,&,B,A,Y,&,&,&,由逻辑代数运算法则：,由逻辑代数运算法则：,3. 用 “与非”门构成基本门电路(2)应用“与非”门构成,&,Y,A,(3),应用“与非”门构成“非”门电路,(4),用“与非”门构成“或非”门,Y,B,A,&,&,&,&,由逻辑代数运算法则：,&YA(3) 应用“与非”门构成“非”门电路(4) 用“与非,3.,应用逻辑代数运算法则化简,应用,和,例：,化简,（,1,）并项法,F,=,3. 应用逻辑代数运算法则化简应用和例：化简（1）并项法F,试用并项法化简下列逻辑函数,【,课堂练习,】,试用并项法化简下列逻辑函数【课堂练习】,解：,返回目录,解：返回目录,(2) 配项法,应用,【,例,】,返回目录,(2) 配项法应用【例】返回目录,（,3,）吸收法,吸收,【,例,2】,利用,A+AB=A ,消去多余项,【,例,1】,利用,消去多余项,（3）吸收法吸收【例2】利用A+AB=A ,消去多余项【例1,（4）消项法,利用,将,BC,项消去,如：,【,课堂练习,】,：,Y=AB+AC+BCDEF,化简,（4）消项法利用将BC项消去如：【课堂练习】：,（5）消因子法,利用,将,中的因子,消去。,如：,（5）消因子法利用将中的因子消去。如：,（6） 加项法,利用,加入相同项后，合并化简。,如：,返回目录,（6） 加项法利用加入相同项后，合并化简。如：返回目录,【,例,】,化简,吸收,吸收,吸收,吸收,【例】化简吸收吸收吸收吸收,【,课堂练习,】,例,1,化简,解,并用,CT74LS20,双,4,输入与非门组成电路。,要用,CT74LS20,双,4,输入与非门组成电路，须将上式变换,为与非逻辑式。,【课堂练习】例1 化简解并用CT74LS20双4,12,11,10,9,8,14,13,3,4,5,6,7,1,2,&,&,U,CC,2,D,3,C,2,B,NC,2,A,2,Y,1,B,1,A,NC,1,D,1,C,1,Y,GND,74LS20,A,D,?,1211109814133456712&UCC2D3C2B,Y,=,A,B,=,AB,+,AB,=,A,A,B,B,A,B,右边,=,A,A,B,+,B,A,B,;,AB,=,A+B,=,AA B,+,BA B,;,A=A,=,A,(,A,+,B,) +,B,(,A+B,) ;,A B=A+B,=,AA+AB,+,BA +BB,;,展开,=0 +,AB+AB,+ 0,=,AB +AB,=,左边,结论,:,异或门可以用,4,个与非门实现,例,:,证明,Y=A B= AB + AB =A A B B,卡诺图化简法,卡诺图是一种具有特定意义的方格图，卡诺图法是通过作图,来化简逻辑函数。其特点是直观方便。,卡诺图：,将真值表或逻辑函数式用一个特定的方格图表示，称为卡诺图。,最小项,卡诺图,化简规则,预备知识,卡诺图化简法 卡诺图是一种具有特定意义的方格图，,一、 最小项及其表达式,1.,最小项,【,例,】,n=3,，对,A,、,B,、,C,，有,8,个最小项,乘积（与）项,包含全部变量,以原变量或反变量的形式只出现一次,ABC,ABC,ABC,ABC,ABC,ABC,ABC,ABC,最小项,最小项,编号,m,0,m,1,m,2,m,3,编号,m,4,m,5,m,6,m,7,一、 最小项及其表达式1.最小项【例】 n=3，对A、B、,2.,最小项的性质,1),最小项为“,1”,的取值唯一。,如：最小项,ABC,只有,ABC,取值,101,时，,才为“,1”,，其它取值时全为“,0”,。,2),任意两个最小项之积为“,0”,。,3),全部最小项之和为“,1”,。,4),某一个最小项不是包含在函数,F,中，就包含在反,函数,F,中。,2.最小项的性质1)最小项为“1”的取值唯一。如：最小项AB,3.,最小项表达式,全部由最小项构成的“与或”表达式为最小项表达式,(,标准“与或”表达式,),。,【,例,1】,F=ABC+BC,=ABC+BC(A+A),=ABC+ABC+ABC,=m,1,+m,5,+m,7,=,m(1,，,5,，,7),三人表决电路,【,例,2】,A,B,C,F,0,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,0,0,0,1,1,1,1,0,1,0,1,0,1,0,1,1,F=ABC+ABC+ABC+ABC,=m,3,+m,5,+m,6,+m,7,=,m,(3,，,5,，,6,，,7),3.最小项表达式 全部由最小项构成的“与或”表,【,例,】,最小项表达式：,一组最小项之和的表达式,求最小项表达式的方法：,去非号 去括号 配项,【例】最小项表达式：一组最小项之和的表达式求最小项表达式的方,【,例,】,【例】,1,、卡诺图的构成,(1),、由矩形或正方形组成的图形；,(2),、将矩形分成若干小方块，每个小方块对应一,个最小项；,2,变量卡诺图,AB,AB,AB,AB,改画成：,m,0,m,1,m,2,m,3,B,A,0,1,1,0,m,0,m,1,m,2,m,3,二、 用卡诺图表示逻辑函数,(3),、呈现循环相邻性，上、下、左、右,几何相邻,。,1、卡诺图的构成(1)、由矩形或正方形组成的图形；(2)、将,3,变量卡诺图,一个整体分成,8,个小方格,B,C,A,1,0,00,11,01,10,m,1,m,0,m,3,m,2,m,5,m,4,m,7,m,6,注意：,上表头编码按,00,0111,10,循环码顺序排列，而不是,00,01,10,11,3变量卡诺图一个整体分成8个小方格 BCA100011011,4,变量卡诺图,C,D,A,B,00,11,01,10,00,11,01,10,m,1,m,0,m,3,m,2,m,5,m,4,m,7,m,6,m,13,m,12,m,15,m,14,m,9,m,8,m,11,m,10,C,D,A,B,00,11,01,10,00,11,01,10,1,0,3,2,5,4,7,6,13,12,15,14,9,8,11,10,4变量卡诺图CDAB0011011000110110m1 m,5,变量卡诺图,D,E,A,B,000,011,001,010,00,11,01,10,m,1,m,0,m,3,m,2,m,5,m,4,m,11,m,9,m,7,m,8,m,27,m,26,m,6,m,16,m,19,m,10,C,110,111,101,100,m,12,m,13,m,14,m,15,m,17,m,18,m,20,m,21,m,22,m,23,m,24,m,25,m,28,m,29,m,30,m,31,5变量卡诺图DEAB00001100101000110110,2,、用卡诺图表示逻辑函数,F(A,B,C,D)=,m,(0,2,6,8,11,13,14,15),C,D,A,B,00,11,01,10,00,11,01,10,1,1,1,1,1,1,1,1,【,例,1】,2、用卡诺图表示逻辑函数F(A,B,C,D)=m (0,2,【,例,2】,F=AB+BC+AC,=ABC+ABC+ABC+ABC,B,C,A,1,0,00,11,01,10,1,1,1,1,【,例,3】,F=BC+AC+ABD+ABCD,C,D,A,B,00,11,01,10,00,11,01,10,1,1,1,1,1,1,1,1,1,1,【例2】F=AB+BC+AC=ABC+ABC+ABC+ABC,00,01,11,10,00,01,11,10,1,0,1,1,1,1,1,0,1,0,1,1,0,1,1,0,AB,CD,D,AC,BC,Y=D+AC+BC,【,例,4】,000111100001111010111110101101,三、用卡诺图化简逻辑函数,1,化简的依据,两个相邻的最小项可以合并消去一个变量。,B,C,A,1,0,00,11,01,10,1,1,1,1,1,1,=AC,ABC,ABC,+,ABC,ABC,+,=BC,ABC,ABC,+,=AB,三、用卡诺图化简逻辑函数1 化简的依据两个相邻的最小项可,BC,A,1,0,00,11,01,10,1,1,1,1,1,1,B,C,A,1,0,00,11,01,10,1,1,1,1,1,1,F=AC+AB+BC,F=AB+BC+AC,逻辑函数的最简式不唯一,B,A,C,1,0,00,11,01,10,1,1,1,1,1,1,F=AB+AB+ABC+ABC,不是最简式,BCA1000110110111111BCA10001101,卡诺图化简,B,C,A,1,0,00,11,01,10,1,1,1,1,1,1,B,C,A,1,0,00,11,01,10,1,1,1,1,1,1,F=AB+AC+BC,+BC,冗余项,BC,BC,F=B+,BC,C,四个相邻的最小项可以合并消去两个变量。,八个相邻的最小项可以合并消去三个变量。,卡诺图化简BCA1000110110111111BCA100,2.,卡诺图化简的步骤,3.,画包围圈应遵循以下原则,圈要尽量大，但要保证,2,n,个格；,画出空白卡诺图；,按最小项表达式填写卡诺图；,合并最小项，即将相邻的,1,方格圈成一组。,将包围圈对应的乘积项相加。,圈必须要是矩形；,所有的“,1”,必须至少被圈一次；,每个圈中至少有一个“,1”,从未圈过；,圈的个数应最少。,2.卡诺图化简的步骤3.画包围圈应遵循以下原则圈要尽量大，,C,D,A,B,00,11,01,10,00,11,01,10,1,1,1,1,1,1,1,1,1,1,【,例,1】,F=AB,+BC,+BD,用卡诺图化简遵循的原则：,（,1,）每个圈应包含尽可能多的最小项；,CDAB00110110001101101111111111,C,D,A,B,00,11,01,10,00,11,01,10,1,1,1,1,1,1,1,1,（,2,）每个圈至少有一个最小项未被其它圈圈过；,F=BD,+ABC,+ACD,+ACD,+ABC,（,3,）圈的数目应尽可能少；,CDAB001101100011011011111111（2,（,4,）所有等于,1,的单元都必须被圈过；,C,D,A,B,00,11,01,10,00,11,01,10,1,1,1,1,1,1,1,1,（,5,）最简“与或”表达式不唯一。,F=AD,+BD,+ABC,+ABCD,（4）所有等于1的单元都必须被圈过；CDAB00110110,【,例,2】,Y=(A,B,C,D)=m(0,2,3,5,6,8,9,10,11,12,13,14,15),试用卡诺图化简,逻辑函数,C,D,A,B,00,11,01,10,00,11,01,10,1,1,1,1,1,1,1,1,1,1,1,1,1,F=A,+CD,+BC,+BD,+BCD,【例2】Y=(A,B,C,D)=m(0,2,3,5,6,8,【,例,3】,F=ABC+ACD+ABD+ABD+AD+ABC+AC,化简逻辑函数,F=BC,+AC,+AD,+BD,+ACD,C,D,A,B,00,11,01,10,00,11,01,10,1,1,1,1,1,1,1,1,1,1,1,1,【例3】F=ABC+ACD+ABD+ABD+AD+ABC+A,20. 6,组合逻辑电路的分析与综合,X,1,X,n,X,2,Y,2,Y,1,Y,n,. . .,. . .,组合逻辑电路,输入,输出,常用的组合电路有,加法器,、,编码器,、,译码器,、,数据分配器,和,多路选择器,等。,组合逻辑电路,：,用各种门电路组成的，用于实现某种功能的复杂逻辑电路。,特点：,任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,20. 6 组合逻辑电路的分析与综合X1XnX2Y2Y1Yn,20. 6. 1,组合逻辑电路的分析,(1),由逻辑图写出逻辑表达式；,(3),列逻辑状态表；,(4),总结归纳逻辑功能。,分析步骤：,逻辑图,逻辑式,运用逻辑,代数化简,真值表,分析,功能,(2),化简逻辑函数，写出最简与或表达式；,20. 6. 1 组合逻辑电路的分析 (1) 由逻辑图写出,例,1,：,分析下图的逻辑功能,(1),写出逻辑表达式,Y,=,Y,2,Y,3,=,A AB B AB,.,.,.,A B,.,.,A B,.,A,.,.,A B,B,Y,1,A,B,&,&,&,&,Y,Y,3,Y,2,(2),化简,例 1：分析下图的逻辑功能 (1) 写出逻辑表达式Y =,&,&,&,&,A,B,Y,AB,AAB,BAB,Y,=AAB,BAB,=,AAB,+,BAB,=,AAB,+,BAB,=,AB,(,A,+,B,),=,AB,+,AB,= (,A,+,B,) (,A,+,B,),=,AA,+,AB,+,BA,+,BB,=0,+,AB,+,BA,+,0,(2),化简,&ABYABAABBABY=AAB BAB=AAB,(3),列逻辑状态表,Y=,AB +AB,=,A B,(4),分析逻辑功能,输入,相同,输出为,“,0”,，,输入,相异,输出为,“,1”,，,称为,“异或”逻辑,关系。这种电路称“异或”门。,=1,A,B,Y,逻辑符号,A,B,Y,0,0,1,1,0,0,1,1,1,0,0,1,(3) 列逻辑状态表Y= AB +AB=A B (4,(1),写出逻辑式,例,2,：,分析下图的逻辑功能,A,B,.,Y,=,AB AB,.,A,B,化简,A,B,=,AB +AB,&,&,1,1,B,A,Y,&,(2),化简,(1) 写出逻辑式例 2：分析下图的逻辑功能A B.Y,(3),列逻辑状态表,Y= AB +AB,(4),分析逻辑功能,输入,相同,输出为,“,1”,输入相异输出为,“,0”,称为“判一致电路”,(“,同或门”,),可用于判断各输入端的状态是否相同。,=,A B,逻辑式,=1,A,B,Y,逻辑符号,=,A B,A,B,Y,0,0,1,1,0,0,1,0,0,1,1,1,(3) 列逻辑状态表Y= AB +AB(4) 分析逻辑功,例,3,：,分析下图的逻辑功能,Y,&,&,1,