连接器等高速互连的测试和分析解决方案课件

Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,Click to edit Master title style,Page,*, 書式設定, 書式設定,第 2 ,第 3 ,第 4 ,第 5 ,*,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,Click to edit Master title style,Page,*,Aerospace and Defense Symposium 2009, Agilent Technologies, Inc. 2009,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,Click to edit Master title style,Page,*, 書式設定, 書式設定,第 2 ,第 3 ,第 4 ,第 5 ,*,Page,1,Signal Integrity,连接器等高速互连的测试和分析解决方案,Page 1Signal Integrity连接器等高速,1,议题,高速总线的发展趋势,高速互连的信号完整性分析,安捷伦应对高速互连的测量和分析的解决方案,物理层测试系统,(PLTS),对连接器等高速互连的测试和分析,Signal Integrity,Page,2,议题高速总线的发展趋势Signal IntegrityPag,2,Page,3,当今高速数字设计的挑战,更高的信号速率引起显著的信号完整性,(SI),问题,:,需要考虑板级，,连接器,，电缆等互连的高频效应,需要更高质量的探头和测试夹具,需要尽量降低抖动,标准规范以每,2-3,年的速度快速演进,:,以现有的设计进展将更困难,更紧的裕度对测量提出更大的挑战,购买仪器的频率加快,FPGAs,更加广泛的应用,:,简单的采用参考设计不再可行,对于整体性能的模拟变得更困难,需要对,I/O,进行定性分析,2.5 Gb/s,5 Gb/s,8 Gb/s,2003,2008,2006,2011,2009,2014,PCI Express,Page 3当今高速数字设计的挑战更高的信号速率引起显著的信,3,Page,4,关键高速串行,I/O,技术的发展,0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Gb/s,Ethernet,DisplayPort,PCI Express,Available,Planned,Serial ATA,SAS,HDMI,Fibre Channel,USB,FB-DIMM,DDR,5G,480M,2.5G,5G,8G,1.5G,3G,6G,1.5G,3G,6G,1G,2G,4G,8G,16G,1G,3.125 (XAUI),10G,4.8G,9.6G,1G,1.6G,3.4G,2.7G,1.6G,5.4G,Signal Integrity is important,5G,Page 4关键高速串行I/O技术的发展0 1,4,高速信号完整性的挑战,数据速率越来越快,上升时间越来越快,反射越来越大,在频域进行数据的分析,高速信号完整性的挑战数据速率越来越快上升时间越来越快反射越来,5,背板,芯片封装,电缆,PCB,连接器,高速互连面临挑战,芯片封装电缆PCB连接器高速互连面临挑战,议题,高速总线的发展趋势,高速互连的信号完整性分析,安捷伦应对高速互连的测量和分析的解决方案,物理层测试系统,(PLTS),对连接器等高速互连的测试和分析,Signal Integrity,July 2009,Page,7,议题高速总线的发展趋势Signal IntegrityJul,7,Signal Integrity,July 2009,Page,8,什么是信号完整性,?,driver,receiver,Series termination (40 Ohms),3” PCB Trace,信号完整性,:,信号互连的电气特性引起显著的数字信号失真,需要考虑传输线的效应，比如阻抗,3” PCB Trace,driver,t,rise,0.5 UI,经校准、综合一致的抖动注入：,RJ,、,RJ-LF,、,RJ-HF,、,PJ1,、,PJ2,、,SJ,、,BUJ,、,ISI,、正弦干扰、,SSC,和剩余,SSC,出色的信号性能和灵敏度,内置,CDR,和可调节、一致的环路带宽,用于正向时钟设备的半速率时钟和可变占空比,可测量,BER,、,BERT,扫描、,RJ/DJ,分离的,TJ,、眼图、眼图模板、,BER,轮廓、自动抖动容限，并可捕获码型,使用,60,种模块码型序列发生器产生,PRBS,和码型,所有选件都可以从,N4903A,进行改型和升级,Page 28抖动误码仪J-BERT N4903B码型发生,28,N4903B,分析功能,以标准的一致性模板测量眼图,表征眼图张度，在,1e-12,误码率情况下眼图轮廓,BERT,扫描显示浴盆曲线，,TJ,RJ,DJ,自动化的抖动容限测试,N4903B 分析功能以标准的一致性模板测量眼图表征眼图,29,议题,高速总线的发展趋势,高速互连的信号完整性分析,安捷伦应对高速互连的测量和分析的解决方案,物理层测试系统,(PLTS),对连接器等高速互连的测试和分析,Signal Integrity,July 2009,Page,30,议题高速总线的发展趋势Signal IntegrityJul,30,信号完整性与,S,参数的关系,R,1,R1=R2=Z0,阻抗被很好控制，损耗较小,阻抗不连续，损耗较大,R,1,R,2,Z0,S11,高：高反射,S21,低：低传输,Vr,Vi,Vi,R,2,Vi,Vt,Z0,Z0,好的信号完整性,R,1,R,2,Z0,Z0,S11,低：低反射,S21,高：高传输,差的信号完整性,信号完整性与S参数的关系R1R1=R2=Z0阻抗被很好控制，,31,单端,S,参数和,TDR/TDT,的关系,回波损耗或,TDR,插入损耗,or TDT,近端串扰 (,NEXT),远端串扰 (,FEXT),4,端口单端器件,端口 1,端口 3,端口 2,端口 4,频域参数,时域参数,FFT,或,IFFT,单端S参数和TDR/TDT的关系回波损耗或TDR插入损耗 o,32,混合模式,S,参数,混合模式S参数,33,物理层测试系统,(PLTS),主要特点,支持,VNA,和,TDR,校准引导,直接控制仪器,去嵌入,虚拟码形发生器,眼图仿真,RLCG,提取,模型输出到,ADS,或,HSPICE,GPIB,功能强大的分析工具，包括一体化时域反射计（,TDR,）、时域传输（,TDT,）、频域和眼图等,对单端、差分、共模和模式转换设备进行全面表征,先进的校准技术消除测量设备和电缆的误差并在被测件上建立参考平面,物理层测试系统(PLTS) GPIB功能强大的分析工具，,34,PLTS,提供了全面的特性表征,频域 (,S-,参数),时域 (,TDR/TDT),前向、反向测试,传输，反射测量,单端，差模，共模和模式转换,眼图仿真,RLCG,参数提取,S-,参数,TDR,眼图,RLCG,参数,PLTS提供了全面的特性表征频域 (S-参数)S-参数TD,35,PLTS,单次测量取得所有结果,2/28/2003,差分,TDR (TDD11),使用直观的时域数据，可以观察阻抗不连续的位置。,表明在连接器的位置上的额外电容性，可以通过优化通孔的大小改善系统带宽。,眼图分析,通过数字码型发生器修改信号边沿速率和数据速率来激励模拟和预测真实运行情况下的眼图闭合问题。,混合模式,TCD21,),使用模式转换数据,可以发现,EMI,的敏感度问题。观察差分激励和共模响应的图形可以揭示不期望的模式转换,重新改善差分链路结构避免这些问题。,频域分析,从频域角度观察数据可以揭示系统传输的线性度和反射问题。,PLTS单次测量取得所有结果2/28/2003差分TDR (,36,PLTS,眼图分析,眼图,测得的数据,(,TDR or VNA),冲击响应,卷积,PLTS,虚拟眼图发生器,PLTS 眼图分析眼图测得的数据卷积PLTS 虚拟眼图发生器,37,PLTS,RLCG,模型提取,R11,R12,Resistance,Capacitance,Inductance,Conductance,Resistance,Capacitance,Inductance,Conductance,L11,G11,C11,L12,C12,G12,RLCG,模型采用等效电路的方法描述无源传输线的电特性,PLTS,能产生基于测量的耦合传输线的精确模型,PLTS,能将,RLCG,输出到建模与仿真软件如,Agilent,的,ADS, Synopsis,的,HSPICE,等,ADS,原理图,传输线的,RLCG,模型,PLTS RLCG 模型提取R11R12Resistance,38,ADS,设计软件,S,参数,Citifile,Touchstone,RLCG,测量的参数,ML2CTL,模型,被测件,探针台和探针,4,-,端口,TDR,或,VNA,时域,观察和分析,测量数据,Calibration and,Measurements!,S,参数,HSPICE,W-Element,模型,PLTS,软件,建模与仿真,ADS 设计软件S参数CitifileTouchston,39,PLTS,测量精度和可溯源性,校准引导简化了误差修正的过程,自动完成,（手动需几个小时才能完成的有50多个步骤的4端口,TDR,误差修正）,完整的4-端口,VNA,误差修正几分钟内完成,时域反射计,矢量网络分析仪,PLTS 测量精度和可溯源性 校准引导简化了误差修正的过程自,40,PLTS,时域门,Common,FWD TDR,FWD TDR,FWD TDR,FWD TDR,REV TDR,FWD TDT,REV TDR,REV TDR,REV TDR,FWD TDT,FWD TDT,REV TDT,REV TDT,FWD TDT,REV TDT,REV TDT,阻抗,时延,Gating,之前,Gating,之后,PLTS 时域门CommonFWD TDRFWD TDRFW,41,实例：,XAUI,背板测试,重要发现,底层损耗较大,过孔处发生模式转换,实例：XAUI 背板测试重要发现,42,Characterization of a High-Speed Differential Channel,Page,43,在不同数据速率下验证眼图,2.5GB/sec,5GB/sec,10GB/sec,12.5GB/sec,Characterization of a High-Sp,43,对比：实际测试与,PLTS,的眼图分析,6,.25G on FR4 shortest connection (J0-J5),DCA,PLTS,3,.125G on FR4 shortest connection (J0-J5),DCA,PLTS,Good Correlation,对比：实际测试与PLTS的眼图分析6.25G on FR4,44,特性表征报告,Easy access,Automatic,Multiple formats,特性表征报告Easy access,45,TDR,和,VNA,比较,TDR,和,VNA,没有本质区别，,TDR,从时域角度进行测试，,VNA,从频域角度进行测试,TDR和VNA比较TDR和VNA没有本质区别，TDR从时域角,46,DUT,Receiver,幅度,相位,Network Analyzer,参考,B,R,A,PLTS,测试仪表的区别,E,i,接收机,脉冲发生器,DUT,E,r,时域反射计,(TDR),网络分析仪,(VNA),反射,传输,Sine Wave,参数测试（传输反射特性）,S-parameters,阻抗测试,Impedance,&,TDR,DUT Receiver幅度相位Network,47,动态范围,VNA,最大,PNA,TDR,归一化,20,pS,TDR,只校准参考面,TDR,的宽带接收机,高噪底,低信噪比,低动态范围,VNA,的窄带接收机,低噪底,高信噪比,高动态范围,动态范围VNA最大 PNATDR 的宽带接收机,48,E5071C,的,TDR,选件是内嵌在,ENA,测试软件内的应用选件，他具有如下特点,操作简单便捷,测试快速精确,由于传统,TDR,仪器的防静电能力,对于高速串行互联分析而言，它是,一体化的测试方案,E5071C TDR,选件,E5071C 的 TDR 选件是内嵌在ENA测试软件内的应用,49,Similar look and feel to TDR oscilloscope,E5071C TDR,选件,New Option TDR,Option 010,Need a lot of key operation,Option 010 vs Option TDR,Similar look and feel to TDR o,50,时域,频域,时域,频域,E5071C TDR,选件,时域频域时域频域E5071C TDR选件,51,Time search,Zoom,Selectable rise time definition,(10-90%, 20-80%),Peeling,Rise time search,(10-90%, 20-80%),Max & Min search,Waveform data & memory,Nine markers,时域,频域,E5071C TDR,选件,Time searchZoomSelectable ris,52,Bit pattern type selection,Bit length selection up to 215,Mask pattern edit,Pre-defined built-in masks,User-defined masks,时域,频域,眼图,E5071C TDR,选件,Bit pattern type selectionBit,53,TDR Setup Wizard,4 steps !,Fast & Accurate,ESD Robustness,Simple & Intuitive,E5071C TDR,选件,TDR Setup Wizard4 steps !Fast,54,DUT: 50 Ohm pattern,Fast & Accurate,ESD Robustness,Simple & Intuitive,E5071C TDR,选件,DUT: 50 Ohm patternFast & Accu,55,ENA Option TDR,1 ohm/div,TDR Oscilloscopes,1 ohm/div,基于网络仪的,TDR,测试,=,低噪声,DUT: 50 Ohm pattern,Fast & Accurate,ESD Robustness,Simple & Intuitive,E5071C TDR,选件,ENA Option TDR1 ohm/divTDR Osc,56,ENA Option TDR,1 ohm/div,Averaging,TDR Oscilloscopes,1 ohm/div,平均,虽然能提高测试的精度,但,DUT: 50 Ohm pattern,Fast & Accurate,ESD Robustness,Simple & Intuitive,E5071C TDR,选件,ENA Option TDR1 ohm/divAveragi,57,ENA Option TDR,1 ohm/div,Averaging,TDR Oscilloscopes,1 ohm/div,实时,分析,DUT: 50 Ohm pattern,Fast & Accurate,ESD Robustness,Simple & Intuitive,E5071C TDR,选件,ENA Option TDR1 ohm/divAveragi,58,ESD Robustness,TDR oscilloscope is sensitive to ESD,Fast & Accurate,ESD Robustness,Simple & Intuitive,E5071C TDR,选件,ESD RobustnessTDR oscilloscope,59,Fast & Accurate,ESD Robustness,Simple & Intuitive,ESD,内置的保护电路,ESD Robustness,E5071C TDR,选件,Fast & AccurateESD RobustnessS,60,Robustness,Fast & Accurate,Simple & Intuitive,Implementing a protection circuit is difficult, because it will slow down the rise time of the step stimulus.,TDR Oscilloscopes,VNA measures the vector ratios of the transmitted and received signals. Therefore, the effects of the protection circuit will be canceled out.,Vector Network Analyzer,E5071C TDR,选件,RobustnessFast & AccurateSimpl,61,Signal Integrity,July 2009,Page,62,Q&A, IntegrityJuly 2009Page,62,