时序逻辑电路的分析方法（新）

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第五章 时序逻辑电路,5-1 概述,5-2 时序逻辑电路的分析方法,5-3 假设干常用的时序逻辑电路,5-4 时序逻辑电路的设计方法,5-1 概述,反响电路将存储电路的输出状态反响到组合逻辑电路的输入端，与输入信号一起共同决定电路的输出。,时序逻辑电路的特点,1、功能特点,而且取决于上一个时刻的,输出状态,。,包含组合逻辑电路和存储电路；包含反响电路。,任一时刻的输出信号不仅取决于此时刻的,输入信号,，,2、电路特点,5-2 时序逻辑电路的分析方法,重点讲,同步,时序逻辑电路的分析方法。,同步,时序电路：构成电路的每块触发器的时钟脉冲来自同 一个脉冲源，同时作用在每块触发器上 。,异步,时序电路：构成电路的每块触发器的时钟脉冲来自不同的脉冲源，作用在每块触发器上的时间也不一定相同。,一、同步时序逻辑电路的分析步骤,1、写输出方程,2、写驱动方程,3、写状态方程,4、填状态转换表,5、画状态转换图,6、画时序波形图,7、分析其功能,8、检查自启动,二、举例,试分析以下图时序电路的逻辑功能。,解：,1输出方程,Y = Q,3,Q,2,2驱动方程,J,3,= Q,2,Q,1,；,J,1,= Q,3,Q,2,；,K,2,= Q,3,Q,1,3) 状态方程,=Q,3,Q,2,Q,1,=Q,2,Q,1,+Q,3,Q,2,Q,1,=Q,3,Q,2,Q,1,+Q,3,Q,2,Q,1,n+1,= J,1,Q,1,+K,1,Q,1,Q,2,n+1,= J,2,Q,2,+K,2,Q,2,Q,3,n+1,= J,3,Q,3,+K,3,Q,3,K,1,= 1,J,2,= Q,1,；,K,3,= Q,2,=Q3+Q2 Q1,Q,3,Q,2,Q,1,Y,CP,1J,1K,1J,1K,1J,1K,&,1,&,Q,3,Q,2,Q,1,C1,C1,C1,4状态转换表,Q,1,n+1,Q,2,n+1,Q,3,n+1,=Q,2,Q,1,+Q,3,Q,2,Q,1,=Q,3,Q,2,Q,1,+Q,3,Q,2,=Q3+Q2 Q1,Y = Q,3,Q,2,CP的顺序,Q3 Q2 Q1,Y,设,： 0 0 0 0,设,：0 1 1 1,那么：1 0 0 0,那么：,1,0,0,1,2,0,1,0,3,0,1,1,4,1,0,0,5,1,0,1,6,1,1,0,0,0,0,0,0,0,1,7,0,0,0,0,：,5状态转换图,000,001,010,011,100,101,110,111,/0,/1,Q,3,Q,2,Q,1,/,Y,/0,/0,/0,/0,/0,/1,6 时序图,CP,t,Q3,t,Y,t,Q2,t,7、分析电路的功能,8、检查自启动,由状态转换表知，此电路能自启动。,1 2 3 4 5 6 7,Q1,t,随,CP,的输入，电路循 环输出七个稳定状态，,所以是七进制计数器,。,Y,端的输出是此七进制 计数器的进位脉冲。,1,1,0,0,0,0,5-3 假设干常用的时序逻辑电路,5-3-1 存放器和移位存放器,5,-,3,-,2,计数器,5-3-3 顺序脉冲发生器,5.3.1 存放器和移位存放器,一、存放器,用四块D触发器构成,假设输入：1 0 0 1,0 0 0 0,1、电路结构,存入： 1 0 0 1,2、工作原理,存数指令,CP,Q,0,Q,1,Q,2,Q,3,D,A,D,B,D,C,D,D,1D,R,1D,R,1D,R,1D,R,R,D,二、 移位存放器,1、,左,移位,电路组成,从Q3 向Q0 移),1D,C1,FF3,Q,3,1D,C1,FF2,Q,2,1D,C1,FF1,Q,1,1D,C1,FF0,Q,0,D,IL,Q,3,端是,串行输出端；,D,IL,是左移数据,输入端；,CP,Q,0,Q,1,Q,2,Q,3,端是,并行输出端。,2、工作过程,例如：要移入D,A,D,B,D,C,D,D,左移状态表,Q,0,Q,1,Q,2,Q,3,D,IL,CP顺序,D,A,Q,2,Q,3,D,A,D,B,Q,3,D,A,D,B,D,C,D,A,D,B,D,C,D,D,D,A,1,D,B,2,D,C,3,D,D,4,Q,3,Q,2,Q,1,4、集成移位存放器74LS194,功能表：,RD S,1,S,0,工作状态,0 x x 清零,1 0 0 保持,1 0 1 右移(向Q,D,移),1 1 1 并行输入,1 1 0 左移(向Q,A,移),1,0 1,1,1,1 1,1 1 1,1 1 1 1,1,2,3,4,向右移举例：,1,1,0,1,0 0,1,0 0 0,1,0,Q,0,Q,1,Q,2,Q,3,CP,S,1,S,0,74LS194,R,D,D,0,D,1,D,2,D,3,D,IR,D,IL,1,2,3,4,作业 P300,题5.1 5.4,5-3-2 计数器,计数器,同步,异步,二进制,十进制,任意进制,二进制,十进制,任意进制,加法，减法，可逆,加法，减法，可逆,加法计数器：随cp的输入，电路递增计数,减法计数器：随cp的输入，电路递减计数,可逆计数器：随cp的输入，电路可增可减计数,一、同步计数器,(一) 同步二进制计数器,1、同步二进制加法计数器,CP,T,0,=,1,Q,0,T,1,Q,1,T,2,Q,2,C,Q,3,T,3,&,&,C1,1N,C1,1N,C1,1N,C1,1N,&,T,0,=1；,T,1,=Q,0,；,T,2,=Q,1,Q,0,；,T,3,=Q,2,Q,1,Q,0,C=Q,3,Q,2,Q,1,Q,0,(2),驱动方程,(1),输出方程,四块T触发器组成,：,T,0,=1,T,1,=Q,0,T,2,=Q,1,Q,0,T,3,=Q,2,Q,1,Q,0,C=Q,3,Q,2,Q,1,Q,0,(3)时序波形图,Q,0,t,Q,1,t,Q,2,t,Q,3,t,1 2 3,4 5 6,7 8 9,10 11 12,13 14 15,16,CP,t,C,t,(4) 状态转换情况,在波形图上读,0,0,0,0,0,0,0,1,0,0,1,0,0,0,1,1,0,1,0,0,1,1,1,0,1,1,1,1,1,0,0,0,0,1,1,1,0,(5) 分析功能,这是十六进制计数器,2、集成四位二进制加法计数器,74LS161,Q,1、,Q,2、,Q,3,端分别为四分频、八分频和十六分频端。,Q,0,端为二分频端,。,那么，Q0端输出脉冲的频率为1/2f,假设CP的频率为f,计数器的另一个作用是分频：,同理：,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS161,R,D,LD,D,3,D,2,D,1,D,0,逻辑符号,CP：时钟输入端,EP、ET：功能转换端,C：进位输出端,R,D,：复位端,LD：预置数的控制端,D,3,D,2,D,1,D,0,：预置数的输入端,也是四位二进制加法计数器,计数容量为,2,4,-1=15,功能表：,3、同步二进制减法计数器,1,0 0 0 0,R,D 端,L,D 端功能的区别：,0,工作特点：,0,X,X,X X,置零,0,1,X X,预置数,X,1,1,0 1,保持,X,1,1,X 0,保持但C=0,1,1,1 1,计数,X X X X,0,1,CP,R,D,L,D,EP ET,工作状态,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS161,R,D,LD,D,3,D,2,D,1,D,0,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS161,R,D,LD,D,3,D,2,D,1,D,0,X X X X,X X X X,0,例如：,0 0 1 1,0 0 1 1,随CP的不断输入，电路递减计数。,4、四位二进制可逆计数器,74LS191,逻辑符号,（二） 同步十进制计数器,集成同步十进制加法计数器有,74LS160,。,电路框图、功能表 和,74LS161,相同，但输出只有,0000,1001,十个稳定状态。,集成同步十进制可逆计数器有,74LS190。,电路框图、功能表和,74LS191,相同。,功能表,1,X,1,X,保持,0,X,X,预置数,0,1,0,加法计数,0,1,1,减法计数,CP,I,S,L,D,U/D,工作状态,X,Q,3,Q,2,Q,1,Q,0,C/B,CP,I,74LS191,LD,D,3,D,2,D,1,D,0,CP,O,U/D,S,S=0，C/B=1,时，CP,O,=CP,I,进位输出函数,C,=,Q,3,Q,0,状态转换图见下页,74LS160的状态转换图,Q3Q2Q1Q0 ,0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,1010,1011,1110,1111,1100,1101,C=Q,3,Q,0,=1,1J,C1,1K,1J,C1,1K,1J,C1,1K,t,pd,t,pd,二、异步计数器,1、异步二进制计数器,构成,（,以三位为例,）,时序图,计数状态,（,在时序图上读,）,2、异步十进制计数器（略）,1,FF,0,FF,1,FF,2,CP,0,CP,1,CP,2,Q,0,Q,1,Q,2,0,CP,0,t,0,Q,0,t,0,Q,1,t,0,Q,2,t,1,2,3,4,5,6,7,8,(CP,1,),(CP,2,),t,pd,3、异步二五十进制计数器,74LS290,功能说明（,表1,）,CP,输入端,进制,输出状态,分频端,CP,0,Q,0,二,0、1,Q,0,为二分频端,CP,1,Q,3,Q,2,Q,1,五,000,100,Q,3,为五分频端,CP,0,Q,3,Q,2,Q,1,Q,0,十,0000,1001,Q,3,为十分频端,且,Q,0,与,CP,1,相连,输出端,&,S,91,S,92,&,R,01,R,02,CP,1,CP,0,Q,0,Q,1,Q,2,Q,3,S,1J,C1,1K,R,1,1J,C1,1K,R,1,1J,C1,1K,R,&,FF,0,FF,1,FF,2,FF,3,S,1J,C1,1K,R,功能说明,异步置0端,R,O1,R,O2,异步置9端,S,91,S,92,功能说明,1 1,0 0,置 0,0 0,1 1,置 9,0 0,0 0,计 数,（,表2,）,逻辑符号,CP,0,CP,1,Q,3,Q,2,Q,1,Q,0,R,01,R,02,S,92,S,91,74LS290,用作十进制时的连线,CP,0,CP,1,Q,3,Q,2,Q,1,Q,0,R,01,R,02,S,92,S,91,74LS290,三、任意进制计数器的构成方法,用,N,进制计数器，构成,M,进制计数器,一 MN,的情况,（用多片N进制计数器组合构成）,例1,试用两片,74LS160,构成百进制计数器。,2、连接方式与特点,1）同步,CP,方式。,2）用低位的进位信号控制高位的,功能转换端(模式端）,，,高位仅在,EP=ET=C,1,=1,的时间内计数。,3、进制,M,M,= 1010 = 100,高位的,C,端是此计数器的进位输出端，进位信号为,Y=,1。,高位、低位,各自能,输出,10,个稳定状态：,1、连接线路,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS160,R,D,LD,D,3,D,2,D,1,D,0,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS160,R,D,LD,D,3,D,2,D,1,D,0,CP,1,Y,（1）,（2）,P.264.,图 5.3.39,例2,试用两片,74LS160,构成百进制计数器。,2、连接方式与特点,1）异步,CP,方式。低位的进位信号是高位的时钟。,2）两片的,EPET,1,，两片都处于计数状态。,3、进制,M,M,= 1010 = 100,高位的,C,端是此计数器的进位输出端，,高位、低位,各自能,输出,10,个稳定状态：,1、连接线路,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS160,R,D,LD,D,3,D,2,D,1,D,0,CP,1,Y,（1）,（2）,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS160,R,D,LD,D,3,D,2,D,1,D,0,1,P.264.,图 5.3.40,为何用非门？,进位信号为,Y=,1。,例2 两片之间用非门连接的原理,74LS160，CP作用,CP,9,10,Q,0,Q,1,Q,2,Q,3,低位,C,1,Q,0,高位,1,1,1,0,0,1,0,0,0,0,第,9,个CP后，输出,1,1001,CP,9,10,Q,0,Q,1,Q,2,Q,3,Q,0,1,C,1,低位,0,高位,第,1,0,个CP后，输出,1,0000,第,9,个CP后，输出,0,1001,第,1,0,个CP后，输出,1,0000,片间,不连接,非门时：,片间,连接,非门时：,错！,对！,1,0,0,1,0,0,0,0,例3,分析以下图电路为几进制计数器，两片之间是几进制。,解：,1、连接方式与特点,异步CP方式。1片C的进位信号是2片的时钟。,1片是10进制，,当两片计数到0001、0010状态时，电路总体清零。,Y,端是此计数器的进位输出端，进位信号为,Y=0,，,即：两片之间是10进制。,此进位信号,可能不稳定！,CP,1,1,2,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS160,R,D,LD,D,3,D,2,D,1,D,0,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS160,R,D,LD,D,3,D,2,D,1,D,0,&,1,Y,0 0 0 1,0 0 1 0,0 0 0 0,0 0 0 0,2、 计数状态表,2片 1片,CP顺序 Q,3,Q,2,Q,1,Q,0,Q,3,Q,2,Q,1,Q,0 状态数,1,9,0 0 0 0,0 0 0 0,10,0 0 0 0,0 0 0 1,11,0 0 0 1,0 0 0 1,12,0 0 1 0,0 0 0 1,1,2,10,11,12,13,0 0 0 0 0 0 0 0,0 0 0 0 0 0 0 0 0,0 0 0 1,1 0 0 1,暂态,进制,M,R,D,=0,异步CP方式时，,常用整体复位法；,此电路,输出的,是,两位8421BCD码。,=,10,1,+,2,= 12 。,有,C,例4,分析以下图电路为几进制计数器，两片之间是几进制。,解：,1、连接方式与特点,异步CP方式。1片Y端的进位信号是2片的时钟。,1片是10进制，,当两片计数到0001、0010状态时，电路总体清零。,CP,1,Y,1,2,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS161,R,D,LD,D,3,D,2,D,1,D,0,Q,3,Q,2,Q,1,Q,0,C,CP,EP,ET,74LS161,R,D,LD,D,3,D,2,D,1,D,0,&,&,1,1,Y,即：两片之间是10进制。,进制,M,输出的,是,两位8421BCD码。,=,10,1,+,2,= 12 。,2、 计数状态表,2片 1片,CP顺序 Q,3,Q,2,Q,1,Q,0,Q,3,Q,2,Q,1,Q,0 状态数,1,9,0 0 0 0,0 0 0 0,10,0 0 0 0,0 0 0 1,11,0 0 0 1,0 0 0 1,12,0 0 1 0,0 0 0 1,1,2,10,11,12,13,0 0 0 0 0 0 0 0,0 0 0 0 0 0 0 0 0,0 0 0 1,1 0 0 1,暂态,R,D,=0,Y,，,有,补充作业：,试用两片,74LS161,构成24进制计数器。,分别用异步,CP,方式和同步,CP,方式。,画出连线图和简略的状态转换图。,24进制举例,例5,试分析如图电路为几进制计数器，两片之间是几进制。,解：,Y,端是此计数器的进位输出端，进位信号为,Y=0,。,两片之间是16进制。,当两片计数到0100、0010状态时，,Q,3,Q,2,Q,1,Q,0,C,CP,ET,EP,74LS161,R,D,LD,D,3,D,2,D,1,D,0,Q,3,Q,2,Q,1,Q,0,C,CP,ET,EP,74LS161,R,D,LD,D,3,D,2,D,1,D,0,CP,1,1,2,1,1,Y,&,同步,CP,方式。,1、连接方式与特点,电路总体,置,入0。,同步CP方式，可用总体置数法，,也可用总体清零法,0,0,2片 1片,CP顺序 Q,3,Q,2,Q,1,Q,0,Q,3,Q,2,Q,1,Q,0 状态数,1,16,0 0 0 0,0 0 0 1,1,2,17,0 0 0 0 0 0 0 0,0 0 0 0 0 0 0 0 0,0 0 0 1,0 0 0 0,15,0 0 0 0,16,1 1 1 1,31,0 0 0 1,32,1 1 1 1,32,0 0 1 0,33,0 0 0 0,47,0 0 1 0,48,1 1 1 1,48,0 0 1 1,49,0 0 0 0,63,0 0 1 1,64,1 1 1 1,64,0 1 0 0,65,0 0 0 0,67,65,0 1 0 0,0 0 0 1,66,0 1 0 0,0 0 1 0,3、进制,M:,M,=,2、,计,数,状,态,表,66,67,LD=0,16,4,+,3,= 67,此电路输出非8421BCD码,5-4 时序逻辑电路的设计方法,5-4-1 同步任意进制计数器的设计,要求 ：1用小规模集成电路触发器和门电路设计。,2计数器应能自启动,3电路应力求简单,例 :设计一个 七进制计数器，要求它的状态转换图如下,001,100,010,101,011,111,110,Q,1,Q,2,Q,3,/C,/0,/0,/0,/0,/0,/0,/1,循环输出,m,1,、,m,4,、,七个状态。,m,2,、,m,5,、,m,6,、,m,7,、,m,3,1、填总的,次态,/,输出,卡洛图,XXX,/,X,100,/,0,001,/,1,101,/,0,010,/,0,110,/,0,011,/,0,111,/,0,2、分解卡洛图,X,1 0 1,0 1 0 1,X,0 0 0,1 1 1 1,X,0 1 1,0 0 1 1,解：,循环输出,m,1,m,4,m,2,m,5,m,6,m,7,m,3,0 0 0 1 1 1 1 0,Q,2,Q,3,Q,1,0,1,00 01 11 10,Q,1,Q,2,Q,3,Q,2,n+1,0,1,00 01 11 10,Q,1,Q,2,Q,3,Q,1,n+1,0,1,00 01 11 10,Q,1,Q,2,Q,3,Q,3,n+1,0,1,X,0 1 0,0 0 0 0,00 01 11 10,Q,1,Q,2,Q,3,C,0,1,Q,1,Q,2,Q,3,/,C,C=1,如果按常规合并最小项，那么：,如果将,XXX,定义为有效循环中的任意一个状态，,3、为了自启动，合理确定无关项的次态,因为它说明000的次态仍为000。,电路将不能自启动。,此时，最小项的合并如图。,X,1 0 1,0 1 0 1,X,0 0 0,1 1 1 1,X,0 1 1,0 0 1 1,00 01 11 10,Q,1,Q,2,Q,3,Q,2,n+1,0,1,00 01 11 10,Q,1,Q,2,Q,3,Q,1,n+1,0,1,00 01 11 10,Q,1,Q,2,Q,3,Q,3,n+1,0,1,X,0 1 0,0 0 0 0,00 01 11 10,Q,1,Q,2,Q,3,C,0,1,例如 将,XXX,定义为010，电路,将能自启动。,4、写状态方程和输出方程,Q,1,n+1,= Q,2,Q,3,Q,3,n+1,= Q,2,Q,2,n+1,= Q,1,+Q,2,Q,3,5、确定触发器的类型，写驱动方程,假设用JK触发器组成这个电路，,Q,2,n+1,= Q,1,(Q,2,+ Q,2,),+ Q,2,Q,3,= (Q,1,+ Q,3,),Q,2,+ Q,1,Q,2,Q,3,n+1,= Q,2,(Q,3,+Q,3,),= Q,2,Q,3,+ Q,2,Q,3,J,1,=Q,2,Q,3,；,J,2,=Q,1,Q,3,；,J,3,= Q,2,；,Q,n+1,= J Q,n,+ K Q,n,Q,1,n+1,=Q,2,Q,3,驱动方程,C = Q,1,Q,2,Q,3,(Q,1,+ Q,1,),= (Q,2,Q,3,),Q,1,+ (Q,2,Q,3,),Q,1,K,1,=Q,2,Q,3,K,2,=Q,1,K,3,= Q,2,就将状态方程化成JK触发器特性方程的标准形式：,6、根据驱动方程和输出方程画逻辑图,7、画状态转换图,000,Q,1,Q,2,Q,3,/C,001,100,010,101,011,111,110,/0,/0,/0,/0,/0,/0,/1,&,Q,3,Q,2,1J,C1,1K,1J,C1,1K,1J,C1,1K,&,C,CP,=1,1,