芯片封装测试流程详解芯片封装测试流程详解课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,芯片封装测试流程详解芯片封装测试流程详解,*,芯片封装测试流程详解芯片封装测试流程详解,2024/8/21,芯片封装测试流程详解芯片封装测试流程详解,芯片封装测试流程详解芯片封装测试流程详解2023/8/29芯,1,IC Process Flow,Customer,客 户,IC Design,IC设计,Wafer Fab,晶圆制造,Wafer Probe,晶圆测试,Assembly& Test,IC 封装测试,SMT,IC组装,芯片封装测试流程详解芯片封装测试流程详解,IC Process FlowCustomerIC Desi,2,IC Package （IC的封装形式）,Package-封装体：,指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC）形成的不同外形的封装体。,IC Package种类很多，可以按以下标准分类：,按封装材料划分为：,金属封装、陶瓷封装、塑料封装,按照和PCB板连接方式分为：,PTH封装和SMT封装,按照封装外型可分为：,SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；,芯片封装测试流程详解芯片封装测试流程详解,IC Package （IC的封装形式）Package-封,3,IC Package （IC的封装形式）,按封装材料划分为：,金属封装,陶瓷封装,塑料封装,金属封装主要用于军工或航天技术，无商业化产品；,陶瓷封装优于金属封装，也用于军事产品，占少量商业化市场；,塑料封装用于消费电子，因为其成本低，工艺简单，可靠性高而占有绝大部分的市场份额；,芯片封装测试流程详解芯片封装测试流程详解,IC Package （IC的封装形式） 按封装材料划分为：,4,IC Package （IC的封装形式）,按与PCB板的连接方式划分为：,PTH,SMT,PTH-Pin Through Hole, 通孔式；,SMT-Surface Mount Technology，表面贴装式。,目前市面上大部分IC均采为SMT式的,SMT,芯片封装测试流程详解芯片封装测试流程详解,IC Package （IC的封装形式） 按与PCB板的连接,5,IC Package （IC的封装形式）,按封装外型可分为：,SOT 、QFN,、SOIC、TSSOP、QFP、BGA、CSP等；,决定封装形式的两个关键因素:,封装效率。芯片面积/封装面积，尽量接近1:1；,引脚数。引脚数越多，越高级，但是工艺难度也相应增加；,其中，CSP由于采用了Flip Chip技术和裸片封装，达到了 芯片面积/封装面积=1:1，为目前最高级的技术；,封装形式和工艺逐步高级和复杂,芯片封装测试流程详解芯片封装测试流程详解,IC Package （IC的封装形式） 按封装外型可分为：,6,IC Package （IC的封装形式）,QFNQuad Flat No-lead Package 四方无引脚扁平封装,SOICSmall Outline IC 小外形IC封装,TSSOPThin Small Shrink Outline Package 薄小外形封装,QFPQuad Flat Package 四方引脚扁平式封装,BGABall Grid Array Package 球栅阵列式封装,CSPChip Scale Package 芯片尺寸级封装,芯片封装测试流程详解芯片封装测试流程详解,IC Package （IC的封装形式） QFNQuad,7,IC Package Structure（IC结构图）,TOP VIEW,SIDE VIEW,Lead Frame 引线框架,Gold Wire 金 线,Die Pad 芯片焊盘,Epoxy 银浆,Mold Compound 环氧树脂,芯片封装测试流程详解芯片封装测试流程详解,IC Package Structure（IC结构图）TOP,8,Raw Material in Assembly(封装原材料),【Wafer】晶圆,芯片封装测试流程详解芯片封装测试流程详解,Raw Material in Assembly(封装原材料,9,Raw Material in Assembly(封装原材料),【Lead Frame】引线框架,提供电路连接和Die的固定作用；,主要材料为铜，会在上面进行镀银、 NiPdAu等材料；,L/F的制程有Etch和Stamp两种；,易氧化，存放于氮气柜中，湿度小 于40%RH;,除了BGA和CSP外，其他Package都会采用Lead Frame， BGA采用的是Substrate；,芯片封装测试流程详解芯片封装测试流程详解,Raw Material in Assembly(封装原材料,10,Raw Material in Assembly(封装原材料),【Gold Wire】焊接金线,实现芯片和外部引线框架的电性和物 理连接；,金线采用的是99.99%的高纯度金；,同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低；,线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils,；,芯片封装测试流程详解芯片封装测试流程详解,Raw Material in Assembly(封装原材料,11,Raw Material in Assembly(封装原材料),【Mold Compound】塑封料/环氧树脂,主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；,主要功能为：在熔融状态下将Die和Lead Frame包裹起来， 提供物理和电气保护，防止外界干扰；,存放条件：零下5保存，常温下需回温24小时；,芯片封装测试流程详解芯片封装测试流程详解,Raw Material in Assembly(封装原材料,12,Raw Material in Assembly(封装原材料),成分为环氧树脂填充金属粉末（Ag）；,有三个作用：将Die固定在Die Pad上； 散热作用，导电作用；,-50以下存放，使用之前回温24小时,；,【Epoxy】银浆,芯片封装测试流程详解芯片封装测试流程详解,Raw Material in Assembly(封装原材料,13,Typical Assembly Process Flow,FOL/前段,EOL/中段,Plating/电镀,EOL/后段,Final Test/测试,芯片封装测试流程详解芯片封装测试流程详解,Typical Assembly Process Flow,14,FOL Front of Line前段工艺,Back,Grinding,磨片,Wafer,Wafer Mount,晶圆安装,Wafer Saw,晶圆切割,Wafer Wash,晶圆清洗,Die Attach,芯片粘接,Epoxy Cure,银浆固化,Wire Bond,引线焊接,2nd Optical,第二道光检,3rd Optical,第三道光检,EOL,芯片封装测试流程详解芯片封装测试流程详解,FOL Front of Line前段工艺BackWafe,15,FOL Back Grinding背面减薄,Taping,粘胶带,Back,Grinding,磨片,De-Taping,去胶带,将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils10mils）；,磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；,芯片封装测试流程详解芯片封装测试流程详解,FOL Back Grinding背面减薄TapingBa,16,FOL Wafer Saw晶圆切割,Wafer Mount,晶圆安装,Wafer Saw,晶圆切割,Wafer Wash,清洗,将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；,通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；,Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；,芯片封装测试流程详解芯片封装测试流程详解,FOL Wafer Saw晶圆切割Wafer MountW,17,FOL Wafer Saw晶圆切割,Wafer Saw Machine,Saw Blade(切割刀片)：,Life Time：9001500M；Spindlier Speed：3050K rpm：Feed Speed：3050/s;,芯片封装测试流程详解芯片封装测试流程详解,FOL Wafer Saw晶圆切割Wafer Saw Ma,18,FOL 2nd Optical Inspection二光检查,主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查，是否有出现废品,。,Chipping Die 崩 边,芯片封装测试流程详解芯片封装测试流程详解,FOL 2nd Optical Inspection二光检,19,FOL Die Attach 芯片粘接,Write Epoxy,点银浆,Die Attach,芯片粘接,Epoxy Cure,银浆固化,Epoxy Storage：零下50度存放；,Epoxy Aging：使用之前回温，除去气泡；,Epoxy Writing：点银浆于L/F的Pad上，Pattern可选,；,芯片封装测试流程详解芯片封装测试流程详解,FOL Die Attach 芯片粘接Write Epox,20,FOL Die Attach 芯片粘接,芯片拾取过程：1、Ejector Pin从wafer下方的Mylar顶起芯片，使之便于 脱离蓝膜；2、Collect/Pick up head从上方吸起芯片，完成从Wafer 到L/F的运输过程；3、Collect以一定的力将芯片Bond在点有银浆的L/F 的Pad上，具体位置可控；4、Bond Head Resolution： X-0.2um；Y-0.5um；Z-1.25um；5、Bond Head Speed：1.3m/s,；,芯片封装测试流程详解芯片封装测试流程详解,FOL Die Attach 芯片粘接芯片拾取过程：1、,21,FOL Die Attach 芯片粘接,Epoxy Write：Coverage 75%;,Die Attach：Placement99.95%的高纯 度的锡（Tin），为目前普遍采用的技术，符合 Rohs的要求；,Tin-Lead：铅锡合金。Tin占85%，Lead占 15%，由于不符合Rohs，目前基本被淘汰；,芯片封装测试流程详解芯片封装测试流程详解,EOL Plating（电镀）Before Plating,37,EOL Post Annealing Bake（电镀退火）,目的： 让无铅电镀后的产品在高温下烘烤一段时间，目的在于 消除电镀层潜在的晶须生长（Whisker Growth）的问题;条件： 150+/-5C; 2Hrs；,晶须,晶须，又叫Whisker，是指锡在长时间的潮湿环境和温度变化环境下生长出的一种须状晶体，可能导致产品引脚的短路,。,芯片封装测试流程详解芯片封装测试流程详解,EOL Post Annealing Bake（电镀退火）,38,EOL Trim&Form（切筋成型）,Trim：将一条片的Lead Frame切割成单独的Unit（IC）的过程；Form：对Trim后的IC产品进行引脚成型，达到工艺需要求的形状， 并放置进Tube或者Tray盘中；,芯片封装测试流程详解芯片封装测试流程详解,EOL Trim&Form（切筋成型）Trim：将一条片,39,EOL Trim&Form（切筋成型）,Cutting Tool&,Forming Punch,Cutting Die,Stripper Pad,Forming Die,1,2,3,4,芯片封装测试流程详解芯片封装测试流程详解,EOL Trim&Form（切筋成型）Cutting To,40,EOL Final Visual Inspection（第四道光检）,Final Visual Inspection-FVI,在低倍放大镜下，对产品外观进行检查。主要针对EOL工艺可能产生的废品：例如Molding缺陷，电镀缺陷和Trim/Form缺陷等；,芯片封装测试流程详解芯片封装测试流程详解,EOL Final Visual Inspection（第,41,演讲完毕，谢谢听讲,!,再见，see you again,3rew,2024/8/21,芯片封装测试流程详解芯片封装测试流程详解,演讲完毕，谢谢听讲!再见，see you again3rew,42,