集成电路制造工艺专选ppt课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,集成电路制造工艺,集成电路制造工艺,1,集成电路的发展历史,集成电路,Integrated Circuit，缩写,IC,通过一系列特定的加工工艺，将晶体管、二极管等,有源器件和电阻、电容等无源器件，按照一定的电路,互连，“集成”在一块半导体单晶片（如硅或砷化镓）,上，封装在一个外壳内，执行特定电路或系统功能,集成电路的发展历史集成电路 Integrated Circ,2,集成电路芯片显微照片,集成电路芯片显微照片,3,各种封装好的集成电路,各种封装好的集成电路,4,1.1900年普朗克发表了著名的量子论,揭开了现代物理学的新纪元，并深深地,影响了20世纪人类社会的发展。,2.之后的2，30年时间里，包括爱因斯坦 在内的一大批物理学家逐步完善了量子理论，为后来微电子的发展奠定了坚实的理论基础,历史的回顾,1.1900年普朗克发表了著名的量子论2.之后的2，30,5,1947年圣诞前夕，贝尔实验室的科学家肖克利(William Shockley)和他的两助手布拉顿(Water Brattain 、巴丁（John bardeen)在贝尔实验室工作时发明了世界上第一个点接触型晶体管,由于三人的杰出贡献，他们分享了,1956年的诺贝尔物理学奖,世界上第一个点接触型晶体管,1947年圣诞前夕，贝尔实验室的科学家肖克利(William,6,锗多晶材料制备的点接触晶体管,锗多晶材料制备的点接触晶体管,7,集成电路的发明,杰克-基尔比,1959年,集成电路的发明杰克-基尔比 1959年,8,1959年第一块集成电路：TI公司的Kilby，12个器件，Ge晶片,1959年第一块集成电路：TI公司的Kilby，12个器件，,9,集成电路发明人，诺贝尔物理学奖（2000年）得主，,Kilby博士来复旦给师生讲课，2001年5月,集成电路发明人，诺贝尔物理学奖（2000年）得主，,10,集成电路制造工艺专选ppt课件,11,集成电路制造工艺专选ppt课件,12,集成电路制造工艺专选ppt课件,13,从此IC经历了：,SSI,MSI,LSI,现已进入到：,VLSI,ULSI,GSI,集成电路的发展,从此IC经历了：集成电路的发展,14,小规模集成电路(Small Scale IC，SSI),中规模集成电路(Medium Scale IC，MSI),大规模集成电路(Large Scale IC，LSI),超大规模集成电路(Very Large Scale IC，,VLSI,),特大规模集成电路(Ultra Large Scale IC，ULSI),巨大规模集成电路(Gigantic Scale IC，GSI）,VLSI使用最频繁，其含义往往包括了ULSI和GSI。中文中把VLSI译为超大规模集成，更是包含了ULSI和GSI的意义。,小规模集成电路(Small Scale IC，SS,15,CMOS工艺特征尺寸发展进程,年份,1989年,1993年,1997年,2001年,特征尺寸,1.0m,0.6m,0.25m,0.18m,水平标志,微米（M）,亚微米（SM）,深亚微米（DSM）,超深亚微米（UDSM）,0.80.35m称为亚微米，0.25m及其以下称为深亚微米 ，0.18 m以下为超深亚微米， 0.05m及其以下称为纳米级,Ultra Deep Sub Micron，UDSM,CMOS工艺特征尺寸发展进程 年份1989年1993年199,16,集成电路发展的特点,特征尺寸越来越小,布线层数/I/0引脚越来越多,硅圆片尺寸越来越大,芯片集成度越来越大,时钟速度越来越高,电源电压/单位功耗越来越低,集成电路发展的特点布线层数/I/0引脚越来越多硅圆片尺寸越来,17,摩尔定律,一个有关集成电路发展趋势的著名预言，该预言直至今日依然准确。,集成电路自发明四十年以来，集成电路芯片的集成度每三年翻两番 ，而加工特征尺寸缩小 倍。,即由Intel公司创始人之一Gordon E. Moore博士1965年总结的规律，被称为摩尔定律。,摩尔定律 一个有关集成电路发展趋势的著名预言,18,集成电路单片集成度和最小特征尺寸的发展曲线,集成电路单片集成度和最小特征尺寸的发展曲线,19,集成电路制造工艺专选ppt课件,20,IC在各个发展阶段的主要特征数据,发展 阶段,主要特征,MSI,(1966),LSI,(1971),VLSI,(1980),ULSI,(1990),元件数/芯片,10,2,-10,3,10,3,-10,5,10,5,-10,7,10,7,-10,8,特征线宽(um),10-5,5-3,3-1,1,栅氧化层厚度(nm),120-100,100-40,40-15,15-10,结深(um),2-1.2,1.2-0.5,0.5-.02,0.2-.01,芯片面积(mm,2),150,IC在各个发展阶段的主要特征数据 发展 阶段MS,21,Intel 公司第一代CPU4004,电路规模：2300个晶体管,生产工艺：10um,最快速度：108KHz,Intel 公司第一代CPU4004电路规模：2300个晶,22,Intel 公司CPU386TM,电路规模：275,000个晶体管,生产工艺：1.5um,最快速度：33MHz,Intel 公司CPU386TM电路规模：275,000个,23,Intel 公司最新一代CPU,Pentium,4,电路规模：4千2百万个晶体管,生产工艺：0.13um,最快速度：2.4GHz,Intel 公司最新一代CPUPentium 4电路规,24,器件结构类型,集成度,电路的功能,应用领域,集成电路的分类,器件结构类型集成电路的分类,25,按器件结构类型分类,双极集成电路：主要由双极型晶体管构成,NPN型双极集成电路,PNP型双极集成电路,金属-氧化物-半导体(MOS)集成电路：主要由MOS晶体管(单极型晶体管)构成,NMOS,PMOS,CMOS(互补MOS),双极-MOS(BiMOS)集成电路：是同时包括双极和MOS晶体管的集成电路。综合了双极和MOS器件两者的优点，但制作工艺复杂。,按器件结构类型分类双极集成电路：主要由双极型晶体管构成,26,集成度：每块集成电路芯片中包含的元器件数目,类 别,数字集成电路,模拟集成电路,MOS IC,双极IC,SSI,10,2,100,2000,300,ULSI,10,7,10,9,GSI,10,9,按集成度分类,集成度：每块集成电路芯片中包含的元器件数目类 别数字集成电路,27,数模混合集成电路(Digital - Analog IC) ：,例如 数模(D/A)转换器和模数(A/D)转换器等。,按电路的功能分类,数字集成电路(Digital IC)：,是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。,模拟集成电路(Analog IC)：,是指处理模拟信号(连续变化的信号)的集成电路，,通常又可分为线性集成电路和非线性集成电路 ：,线性集成电路：又叫放大集成电路，如运算放大器、电压比较器、跟随器等。,非线性集成电路：如振荡器、定时器等电路。,数模混合集成电路(Digital - Analog IC),28,标准通用集成电路,通用集成电路是指不同厂家都在同时生产的用量极大的标准系列产品。这类产品往往集成度不高，然而社会需求量大，通用性强。,按应用领域分类,专用集成电路,根据某种电子设备中特定的技术要求而专门设计的集成电路简称ASIC（,Application Specific Integrated Circuit),，其特点是集成度较高功能较多，功耗较小，封装形式多样。,标准通用集成电路按应用领域分类专用集成电路,29,1. 特征尺寸,(Feature Size) / （Critical Dimension）,特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度),描述集成电路工艺技术水平的,三个技术指标,减小特征尺寸是提高集成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进。集成电路的特征尺寸向深亚微米发展，目前的规模化生产是0.18,m、0.13,m工艺， Intel目前将大部分芯片生产制程转换到0.09,m,。,1. 特征尺寸描述集成电路工艺技术水平的减小特征尺寸,30,2. 晶片直径(Wafer Diameter),为了提高集成度，可适当增大芯片面积。然而，芯片面积的增大导致每个圆片内包含的芯片数减少，从而使生产效率降低，成本高。采用更大直径的晶片可解决这一问题。晶圆的尺寸增加，当前的主流晶圆的尺寸为8吋，正在向12吋晶圆迈进。下图自左到右给出的是从2吋12吋按比例画出的圆。由此，我们对晶圆尺寸的增加有一个直观的印象。,尺寸从2吋12吋成比例增加的晶圆,2. 晶片直径(Wafer Diameter),31,3.DRAM 的容量,RAM (Random-Access Memory)随机存取存储器,分为动态存储器DRAM (,Dynamic,)和静态存储器SRAM(,Static,),3.DRAM 的容量,32,中国IC产业分布图,中国IC产业分布图,33,中芯国际集成电路制造有限公司,上海华虹(集团)有限公司,华润微电子(控股)有限公司,无锡海力士意法半导体有限公司,和舰科技(苏州)有限公司,首钢日电电子有限公司,上海先进半导体制造有限公司,台积电(上海)有限公司,上海宏力半导体制造有限公司,吉林华微电子股份有限公司,2006年度中国集成电路与分立器件制造前十大企业是：,2006年度中国集成电路与分立器件制造前十大企业是：,34,飞思卡尔半导体(中国)有限公司,奇梦达科技(苏州)有限公司,威讯联合半导体(北京)有限公司,深圳赛意法半导体有限公司,江苏新潮科技集团有限公司,上海松下半导体有限公司,英特尔产品(上海)有限公司,南通富士通微电子有限公司,星科金朋(上海)有限公司,乐山无线电股份有限公司,2006年度中国集成电路封装测试前十大企业是：,2006年度中国集成电路封装测试前十大企业是：,35,炬力集成电路设计有限公司,中国华大集成电路设计集团有限公司,(包含北京中电华大电子设计公司等),北京中星微电子有限公司,大唐微电子技术有限公司,深圳海思半导体有限公司,无锡华润矽科微电子有限公司,杭州士兰微电子股份有限公司,上海华虹集成电路有限公司,北京清华同方微电子有限公司,展讯通信(上海)有限公司,2006年度中国集成电路设计前十大企业是：,2006年度中国集成电路设计前十大企业是：,36,集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。,基础电路制造工艺,集成电路（Integrated Circuit）,37,集成电路工艺技术主要包括:,1、原始硅片工艺,硅单晶拉制到最终形成作为IC衬底和有源区的硅片的一整套工艺技术。,2、掺杂工艺,包括各种扩散掺杂和离子注入掺杂技术。,集成电路工艺技术主要包括:,38,3、微细图形加工工艺,包括图形的复印和刻蚀转移两个方面。,4、介质薄膜工艺,包括各种热生长技术和各种CVD技术。,5、金属薄膜工艺,包括真空蒸发技术、溅射技术和CVD技术。,3、微细图形加工工艺,39,集成电路制造工艺简介,生产工厂简介,国外某集成电路工厂外景,集成电路制造工艺简介国外某集成电路工厂外景,40,净化厂房,净化厂房,41,芯片制造净化区域走廊,芯片制造净化区域走廊,42,Here in the,Fab Two,Photolithography area we see one of our 200mm 0,.35,micron I-Line Steppers. this stepper can image and align both 6 & 8 inch wafers.,投影式光刻机,Here in the Fab Two Photolitho,43,Here we see a technician loading,300mm wafers,into the SemiTool. The wafers are in a 13 wafer Teflon cassette co-designed by,Process Specialties,and SemiTool in 1995. Again these are the,worlds first 300mm,wet process cassettes (that can be spin rinse dried).,硅片清洗装置,Here we see a technician loadi,44,As we look in this window we see the Worlds First true 300mm production furnace. Our development and design of this tool began in,1992, it was installed in December of 1995 and became fully operational in January of,1996,.,12英寸氧化扩散,炉,As we look in this window we s,45,Here we can see,the loading of 300mm wafers,onto the Paddle.,12英寸氧化扩散炉装片工序,Here we can see the loading of,46,Process Specialties,has developed the worlds first production 300mm Nitride system! We began processing 300mm,LPCVD Silicon Nitride,in May of 1997.,12英寸氧化扩散炉取片工序（已生长,Si,3,N,4,）,Process Specialties has develo,47,2,500 additional square feet of State of the Art Class One Cleanroom is currently processing wafers! With increased 300mm & 200mm processing capabilities including more PVD Metalization, 300mm Wet processing / Cleaning capabilities and,full wafer 300mm 0.35um Photolithography, all in a Class One enviroment.,PVD,2,500 additional square feet o,48,化学汽相沉积CVD,化学汽相沉积CVD,49,化学汽相沉积CVD,化学汽相沉积CVD,50,Accuracy in metrology is never an issue,at Process Specialties. We use the most advanced robotic laser ellipsometers and other calibrated tools for precision thin film, resistivity, CD and step height measurement. Including our new Nanometrics 8300 full wafer 300mm thin film measurement and mapping tool. We also use outside laboratories and our excellent working relationships with our Metrology tool customers, for additional correlation and calibration.,检测工序,Accuracy in metrology is never,51,Above you are looking at a couple of views of the facilities on the west side of Fab One. Here you can see one of our 18.5 Meg/Ohm DI water systems and one of four 10,000 CFM air systems feeding this fab (left picture), as well as one of our waste air scrubber units (right picture). Both are inside the building for easier maintenance, longer life and better control.,去离子水生产装置,Above you are looking at a cou,52,离子注入,离子注入,53,检查晶圆,检查晶圆,54,Here we are looking at the Incoming material disposition racks,库房,Here we are looking at the Inc,55,集成电路制造工艺分类,1. 双极型工艺（bipolar）,2. CMOS工艺,集成电路制造工艺分类1. 双极型工艺（bipolar）,56,集成电路设计与制造的主要流程框架,设计,芯片检测,单晶、外延材料,掩膜版,芯片制造过程,封装,测试,系统需求,集成电路设计与制造的主要流程框架芯片检测单晶、外延材料芯片制,57,集成电路芯片设计过程框架,From,吉利久教授,是,功能要求,行为设计（VHDL）,行为仿真,综合、优化网表,时序仿真,布局布线版图,后仿真,否,是,否,否,是,Sing off,设计创意,+,仿真验证,集成电路的设计过程：,集成电路芯片设计过程框架From 吉利久教授是功能要求行为设,58,芯片制造过程,芯片制造过程,59,由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层,曝 光,刻 蚀,硅片,测试和封装,用掩膜版,重复,20-30次,由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝 光刻,60,集成电路制造工艺专选ppt课件,61,集成电路芯片的显微照片,集成电路芯片的显微照片,62,集成电路的内部单元(俯视图),集成电路的内部单元(俯视图),63,栅长为90纳米的栅图形照片,沟道长度为0.15微米的晶体管,栅长为90纳米的栅图形照片沟道长度为0.15微米的晶体管,64,50,m,100,m,头发丝粗细,1,m,1,m,(晶体管的大小),90年代生产的集成电路中晶体管大小与人类头发丝粗细、皮肤细胞大小的比较,1m 1m90年代生产的集成电路中晶,65,N沟道MOS晶体管,N沟道MOS晶体管,66,CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。,CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的,67,集成电路制造工艺专选ppt课件,68,集成电路制造工艺,图形转换：,将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上,掺杂：,根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等,制膜：,制作各种材料的薄膜,集成电路制造工艺图形转换：将设计在掩膜版(类似于照相底片)上,69,1 双极型（NPN）集成电路工艺(典型的PN结隔离工艺),1 双极型（NPN）集成电路工艺(典型的PN结隔离工艺),70,P-Sub,衬底准备（P型）,光刻n+埋层区,氧化,n+埋层区注入,清洁表面,1.衬底准备2.第一次光刻,N,+,隐埋层扩散孔光刻,P-Sub衬底准备（P型）光刻n+埋层区氧化n+埋层区,71,P-Sub,生长n-外延,隔离氧化,光刻p+隔离区,p+隔离注入,p+隔离推进,N+,N+,N-,N-,3.外延层淀积,4.第二次光刻P,+,隔离扩散孔光刻,P-Sub生长n-外延隔离氧化光刻p+隔离区p+隔离,72,光刻硼扩散区,P-Sub,N+,N+,N-,N-,P+,P+,P+,硼扩散,5.第三次光刻P型基区扩散孔光刻,光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散,73,光刻磷扩散区,磷扩散,P-Sub,N+,N+,N-,N-,P+,P+,P+,P,P,6.第四次光刻,N,+,发射区扩散孔光刻,氧化,光刻磷扩散区磷扩散P-SubN+N+N-N-P+P+P+,74,光刻引线孔,清洁表面,P-Sub,N+,N+,N-,N-,P+,P+,P+,P,P,7.第五次光刻引线接触孔光刻,氧化,光刻引线孔清洁表面P-SubN+N+N-N-P+P+P+,75,蒸镀金属,反刻金属,P-Sub,N+,N+,N-,N-,P+,P+,P+,P,P,8.第六次光刻金属化内连线光刻,蒸镀金属反刻金属P-SubN+N+N-N-P+P+P+P,76,NPN晶体管剖面图,AL,SiO,2,B,P,P+,P-SUB,N+,E,C,N+-BL,N-epi,P+,Epitaxial layer 外延层,Buried Layer,NPN晶体管剖面图ALSiO2BPP+P-SUBN+ECN+,77,埋层的作用,1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长）,B,P-Sub,SiO,2,光刻胶,N+埋层,N,-,epi,P,+,P,+,P,+,SiO,2,N,-,epi,P,P,N,+,N,+,N,+,钝化层,N,+,C,E,C,E,B,B,2.减小寄生pnp晶体管的影响,埋层的作用1.减小串联电阻（集成电路中的各个电极均从上表面引,78,隔离的实现,1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛” 。,2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极管。,B,P-Sub,SiO,2,光刻胶,N+埋层,N,-,epi,SiO,2,P,+,P,+,P,+,SiO,2,N,-,epi,P,P,N,+,N,+,N,+,N,+,C,E,C,E,B,B,钝化层,隔离的实现1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此,79,光刻掩膜版汇总,埋层区,隔离墙,硼扩区,磷扩区,引线孔,金属连线,光刻掩膜版汇总埋层区隔离墙硼扩区磷扩区引线孔金属连,80,外延层电极的引出,欧姆接触电极：金属与掺杂浓度较低的外延层相接触易形成整流接触,（金半接触势垒二极管）,。因此，外延层电极引出处应增加浓扩散。,B,P-Sub,SiO,2,光刻胶,N+埋层,N,-,epi,P,+,P,+,P,+,SiO,2,N,-,epi,P,P,N,+,N,+,N,+,钝化层,N,+,C,E,C,E,B,B,金属与半导体接触？,形成欧姆接触的方法？,低势垒，高复合，高掺杂,外延层电极的引出欧姆接触电极：金属与掺杂浓度较低的外延层相接,81,光刻,Lithography,光刻Lithography,82,光刻是IC制造业中最为重要的一道工艺,硅片制造工艺中，光刻占所有成本的35%,通常可用,光刻次数,及所需,掩模的个数,来表示某生产工艺的难易程度。,一个典型的硅集成电路工艺包括1520块掩膜版,光刻是IC制造业中最为重要的一道工艺硅片制造工艺中，光刻占所,83,集成电路的,特征尺寸,是否能够进一步减小，也与,光刻技术,的近一步发展有密切的关系。,通常人们用特征尺寸来评价一个集成电路生产线的技术水平,。,所谓特征尺寸（CD：characteristic dimension）是指设计的多晶硅栅长，它标志了器件工艺的总体水平，是设计规则的主要部分,通常我们所说的0.13,m,0.09,m工艺就是,指的光刻技术所能达到最小线条的工艺。,集成电路的特征尺寸是否能够进一步减小，也与光刻技,84,光刻的定义,：,光刻是一种图形复印和化学腐蚀相结合的精密表面加工技术。,光刻的目的,：,光刻的目的就是在二氧化硅或 金属薄膜上面刻蚀出与掩膜版完全对应的几何图 形，,把掩模版上的图形转换成晶圆上的器件结构,从而实现选择性扩散和金属薄膜布线的目的。,光刻的定义：光刻是一种图形复印和化学腐蚀相结合的精密表面加工,85,光刻的要求,对光刻的基本要求：,（1）,高分辨率,（2）,高灵敏度,（3）,精密的套刻对准,（4）,大尺寸硅片上的加工,（5）,低缺陷,光刻的要求对光刻的基本要求：,86,1. 高分辨率,分辨率是将硅片上两个邻近的特征图形区分开来的能力，即对光刻工艺中可以达到的最小光刻图形尺寸的一种描述，是光刻精度和清晰度的标志之一。随着集成电路的集成度提高，加工的线条越来越细，对分辨率的要求也越来越高。,分辨率表示每mm内能够刻蚀出可分辨的最多线条数。,R= 1/2L,1. 高分辨率分辨率表示每mm内能够刻蚀出可分辨的最多线条数,87,2.高灵敏度,灵敏度是指光刻胶感光的速度。为了提高产量要求曝光时间越短越好，也就要求高灵敏度。,3.精密的套刻对准,集成电路制作需要十多次甚至几十次光刻，每次光刻都要相互套准。,由于图形的特征尺寸在亚微米数量级上，因此，对套刻要求很高。要求套刻误差在特征尺寸的10左右。,2.高灵敏度3.精密的套刻对准,88,4.大尺寸硅片的加工,随着晶圆尺寸增大，周围环境会引起晶圆片的膨胀和收缩。因此对周围环境的温度控制要求十分严格，否则会影响光刻质量,5.低缺陷,缺陷会使电路失效，因此应该尽量减少缺陷,4.大尺寸硅片的加工5.低缺陷,89,5.2 光刻胶的组成材料及感光原理,光刻胶是光刻工艺的核心，光刻过程中的所有操作都会根据特定的光刻胶性质和想达到的预期结果而进行微调。光刻胶的选择和光刻工艺的研发是一个非常漫长的过程。,5.2 光刻胶的组成材料及感光原理光刻胶是光刻工艺的核心，光,90,光刻胶种类,正光刻胶(Positive optical resist),负光刻胶(Negative optical resist),Resists are organic polymers that are spun onto wafers,and prebaked to produce a film,0.5 - 1,m,m thick.,光刻胶又称光致抗蚀剂,(Photo-Resist),，,根据光刻胶在曝光前后溶解特性的变化，,有,光刻胶种类正光刻胶(Positive optical res,91,正性光刻胶Positive Optical Resist,正胶的光化学性质是从抗溶解到可溶性。,正胶曝光后显影时感光的胶层溶解了。,现有VLSI工艺都采用正胶,正性光刻胶Positive Optical Resist正,92,正胶机制,曝光使感光材料(PAC)中分子裂解，被裂解的分子在显影液中很易溶解，从而与未曝光部分形成强烈反差。,正胶机制曝光使感光材料(PAC)中分子裂解，被裂解的分子在显,93,负性光刻胶 Negative Optical resist,负胶的光学性能是从可溶解性到不溶解性。,负胶在曝光后发生交链作用形成网络结构，在显影液中很少被溶解，而未被曝光的部分充分溶解。,负性光刻胶 Negative Optical resist,94,小结：,正性和负性光刻胶,正性光刻胶,受光或紫外线照射后,感光的部分发生光分解反应，可溶于显影液,，未感光的部分显影后仍然留在晶圆的表面,负性光刻胶,的,未感光部分溶于显影液中,，而感光部分显影后仍然留在基片表面。,正胶：曝光前不可溶，曝光后 可溶,负胶：曝光前 可溶，曝光后不可溶,光刻胶对大部分可见光敏感，对黄光不敏感。,因此光刻通常在,黄光室,（Yellow Room）内进行。,小结：正性和负性光刻胶,95,正胶和负胶的比较,正胶,a)分辨率高 小于1微米,b)抗干法刻蚀能力强,c)较好的热稳定性,负胶,a)对某些衬底表面粘附性好,b) 曝光时间短，产量高,c) 工艺宽容度较高 （显影液稀释度、温度等）,d) 价格较低 （约正胶的三分之一）,正胶和负胶的比较正胶,96,负胶, 曝光后变为可溶, 显影时未曝光的部,分溶解于显影液, 图形与掩模版相反, 分辨率较低, 含二甲苯，对环境、,身体有害。,正胶, 曝光后变为可溶, 显影时曝光的部分,溶解于显影液, 图形与掩模版相同, 小的聚合物尺寸，,有高的分辨, 大应用于IC fabs,光刻胶种类,负胶正胶光刻胶种类,97,分辨率 (resolution),敏感度 (Sensitivity),对比度 (Contrast),粘滞性,粘附性,抗蚀性,光刻胶材料参数,分辨率 (resolution)光刻胶材料参数,98,1.光刻胶的分辨率,（resolution）,在光刻胶层能够产生的最小图形通常被作为对光刻胶的分辨率。,产生的线条越小，分辨率越高。分辨率不仅与光刻胶本身的结构、性质有关，还与特定的工艺有关，比如：曝光光源、显影工艺等。,正胶的分辨率较负胶好，一般2,m以下工艺用正胶,1.光刻胶的分辨率（resolution）,99,2.灵敏度S (Sensitivity),h为比例常数；I为照射光强度，t为曝光时间,灵敏度反应了需要多少光来使光刻胶曝光，即,光刻胶感光所必须的照射量,。,曝光时间越短，S越高。,波长越短的光源（射线）能量越高。,在短波长光曝光，光刻胶有较高的灵敏度。,2.灵敏度S (Sensitivity)h为比例常数；I为照,100,3.对比度(Contrast),衡量光刻胶辨别亮(light)/暗(dark)区域的能力,测量方法：对一定厚度的光刻胶，改变曝光剂量，在固定时间内显影，看显影后留下的光刻胶厚度。,对比度高的光刻胶造成更好的分辨率,D,f,:完全溶解光刻胶所需的曝光剂量；,D,0,:溶解光刻胶所需的阈值曝光剂量,3.对比度(Contrast)衡量光刻胶辨别亮(light),101,4.粘滞性,指的是对于液体光刻胶来说其流动特性的定量指标。,与时间有关，因为它会在使用中随着光刻胶中溶剂的挥发增加。,5.粘附性,描述光刻胶粘附于衬底的强度。,光刻胶与衬底膜层（SiO2、Al等）的粘结能力直接影响光刻的质量。不同的衬底表面，光刻胶的粘结能力是不同的。负性胶通常比正性胶有更强的粘结能力。,要求光刻胶能够粘附在不同类型的表面，例如硅，多晶硅，氮化硅，二氧化硅和金属等,必须能够经受住曝光、显影和后续的刻蚀，离子注入的等工艺,4.粘滞性指的是对于液体光刻胶来说其流动特性的定量指标。5.,102,6.抗蚀性,光刻胶胶膜必须保持它的粘附性，并在后续的湿刻和干刻中保护衬底表面。这种性质被称为抗蚀性。,6.抗蚀性光刻胶胶膜必须保持它的粘附性，并在后续的湿刻和干刻,103,光刻胶由4种成分组成：,树脂（聚合物材料）,感光剂,溶剂,添加剂（备选）,5.2.1 光刻胶的组成材料,光刻胶由4种成分组成：5.2.1 光刻胶的组成材料,104,树脂,树脂是一种惰性的聚合物，包括碳、氢、氧的有机高分子。用于把光刻胶中的不同材料聚在一起的粘合剂。,对负性胶，聚合物曝光后会由非聚合状态变为聚合状态,。,在大多数负性胶里面，聚合物是聚异戊二烯类型。是一种相互粘结的物质抗刻蚀的物质，如图所示。,树脂,105,正性胶的基本聚合物是苯酚甲醛聚合物，也称为苯酚甲醛树脂,。,如图所示。,在光刻胶中聚合物是相对不可溶的，用适当能量的光照后变成可溶状态。这种反应称为光溶解反应,正性胶的基本聚合物是苯酚甲醛聚合物，也,106,固体有机材料（胶膜的主体）,转移图形到硅片上,UV曝光后发生光化学反应，溶解性质发生改变,正胶从不可溶到可溶,负胶从可溶到不可溶,树脂,固体有机材料（胶膜的主体）树脂,107,感光剂,光刻胶中的感光剂是光刻胶材料中的光敏成分。,在紫外区，会发生反应。即对光能发生化学反应。,如果聚合物中不添加感光剂，那么它对光的敏感性差，而且光谱范围较宽，添加特定的感光剂后，可以,增加感光灵敏度,，而且,限制反应光的光谱范围，或者把反应光限制在某一波长的光。,控制和或改变光化学反应,决定曝光时间和强,感光剂控制和或改变光化学反应,108,集成电路制造工艺专选ppt课件,109,溶剂,光刻胶中容量最大的成分是溶剂。,添加溶剂的目的是光刻胶处于液态，,以便使光刻胶能够通过旋转的方法涂在晶园表面。,绝大多数的溶剂在曝光前挥发，对于光刻胶的光化学性质几乎没有影响。, 溶解聚合物, 经过旋转涂布可得到薄光刻胶膜,溶剂 溶解聚合物,110,添加剂,光刻胶中的,添加剂通常是专有化学品,，成份由制造商开发，但是由于竞争原因不对外公布。,主要在光刻胶薄膜中,用来改变光刻胶的特定化学性质或光响应特性。,如添加染色剂以减少反射。,添加剂,111,光刻工艺,光刻工艺,112,为确保光刻胶能和晶园表面很好粘结，必须,进行表面处理,，包括三个阶段：微粒清除、脱水和涂底胶。,1 气相成底膜处理,为确保光刻胶能和晶园表面很好粘结，必须进行表面处理，包括三,113,1 第一步:微粒清除,目的：,清除掉晶圆在存储、装载和卸载到片匣过程中吸附到的一些颗粒状污染物。,清除方法：,1）高压氮气吹除,2）化学湿法清洗：酸清洗和烘干。,3）旋转刷刷洗,4）高压水流喷洗,1 第一步:微粒清除,114,第二步:脱水烘焙,1 目的：,干燥晶圆表面，使基底表面由亲水性变为憎水性，增加表面粘附性。,经过清洁处理后的晶园表面可能会含有一定的水分（亲水性表面），所以必须脱水烘焙使其达到清洁干燥（憎水性表面），以便增加光刻胶和晶园表面的黏附能力。,保持憎水性表面通常通过下面两种方法：一是保持室内温度在50以下，并且在晶园完成前一步工艺之后尽可能快的进行涂胶。另一种方法是把晶园存储在用干燥并且干净的氮气净化过的干燥器中。,第二步:脱水烘焙,115,除此之外，一个加热的操作也可以使晶园表面恢复到憎水表面。有三种温度范围：,2 脱水烘焙的三个温度范围：,150-200，低温蒸发水分；,400，中温烘烤；,750，高温烘干。,除此之外，一个加热的操作也可以使晶园表面恢复到憎水表,116,第三步 晶圆涂底胶,1,用hexamethyldisilazane（HMDS）进行成膜处理 (,HMDS:六甲基乙硅烷),2.,要求：,在晶圆表面建立薄的、均匀的、并且没有缺陷的光刻胶膜,3 光刻胶的厚度：,0.5m-1.5m；,均匀性： 0.01m,第三步 晶圆涂底胶,117,2.旋转涂胶（Spin-on PR Coating）,成底膜处理后，硅片要立即涂上液相光刻胶材料。,常用方法：旋转涂胶法,静态涂胶工艺,首先把光刻胶通过管道堆积在晶园的中心，堆积量由,晶园大小和光刻胶的类型,决定，堆积量非常关键，量少了会导致涂胶不均匀，量大了会导致晶园边缘光刻胶的堆积甚至流到背面,2.旋转涂胶（Spin-on PR Coating） 成底膜,118,光刻胶覆盖,光刻胶覆盖,119,动态喷洒,随着晶园直径越来越大，静态涂胶已不能满足要求，动态喷洒是晶园以500rpm的速度低速旋转，其目的是帮助光刻胶最初的扩散，用这种方法可以用较少量的光刻胶而达到更均匀的光刻胶膜。待扩散后旋转器加速完成最终要求薄而均匀的光刻胶膜。,动态喷洒,120,自动旋转器,生产上的涂胶机是一个完整的系统，,标准的系统配置就是一条流水线,：包括晶圆清洗、脱水、涂底胶、涂光刻胶、晶圆的装载装置，软烘焙箱。,自动旋转器,121,旋转涂胶的四个步骤,1.分滴：当硅片静止或者旋转的非常慢时，光刻胶被分滴在硅片上,2.旋转铺开：快速加速硅片使光刻胶伸展到整个硅片表面,3.旋转甩掉：甩掉多于的光刻胶，在硅片上得到均匀的光刻胶胶膜覆盖层。,4.溶剂挥发：以固定转速继续旋转涂胶的硅片，直到溶剂挥发，光刻胶胶膜几乎干燥,旋转涂胶的四个步骤1.分滴：当硅片静止或者旋转的非常慢时，光,122,3. 软烘（soft baking）,因为光刻胶是一种粘稠体，所以涂胶结束后并不能直接进行曝光，必须经过烘焙，使光刻胶中的溶剂蒸发。烘焙后的光刻胶仍然保持“软”状态。但和晶园的粘结更加牢固。,目的:去除光刻胶中的溶剂。,蒸发溶剂的原因：,1）溶剂吸收光，干扰了曝光中聚合物的化学反应。,2）蒸发溶剂增强光刻胶和晶圆的粘附力。,温度在90100,在热板上加热,时间30秒,然后在冷板上降温,3. 软烘（soft baking）因为光刻胶是一种粘稠体，,123,时间和温度是软烘焙的参数，,不完全的烘焙在曝光过程中造成图像形成不完整和在刻蚀过程中造成多余的光刻胶漂移；,过分烘焙会造成光刻胶中的聚合物产生聚合反应，并且不与曝光射线反应，影响曝光。,124,4.对准和曝光（Alignment） （Exposure ）,对准是将掩膜版与涂了胶的硅片上的正确位置对准。,曝光是对准以后，将掩膜版和硅片曝光，把掩膜版图形转移到涂胶的硅片上。,4.对准和曝光（Alignment）,125,集成电路制造工艺专选ppt课件,126,集成电路制造工艺专选ppt课件,127,亮场掩膜,版,：掩膜板的图形是由不透光区域组成的。,暗场掩膜,版,：掩膜板的图形是由透光区域组成的。,亮场掩膜版：掩膜板的图形是由不透光区域组成的。,128,对准和曝光包括两个系统：,一个是要把图形在晶园表面上准确定位的对准系统（不同的对准机类型的对准系统各不相同）；,另一个是曝光系统（包括一个曝光光源和一个将辐射光线导向到晶园表面上的机械装置）。,对准系统：,对准机的性能指标,分辨率：机器产生特定尺寸的能力， 分辨率越 高越好，机器的性能越好。,套准能力：图形准确定位的能力,对准和曝光包括两个系统： 对准系统：对准机的性能指标,129,曝光系统,最初曝光设备是接触式光刻机和接近式光刻机，现在基本上不再使用.而今，光刻机已发展成两大类型，即光学光刻机和非光学光刻机，,如图所示。光学,光刻机采用紫外,线作为光源，而,非光学光刻机的,光源则来自电磁,光谱的其他成分,。,曝光系统,130,集成电路制造工艺专选ppt课件,131,一般要求：, 短波长、高强、高稳定性,光源的产生：, 高压汞灯, 准分子激光器,曝光光源,一般要求：曝光光源,132,普通光源光的波长范围大，图形边缘衍射现象严重，满足不了特征尺寸的要求。所以作为晶园生产用的曝光光源必须是某一单一波长的光源,最广泛使用的曝光光源是高压汞灯，它所产生的光为紫外光（UV），为获得更高的清晰度，光刻胶被设计成只与汞灯光谱中很窄一段波长的光（称为深紫外区或DUV）反应。,除自之外，现今用的光源还有：准分子激光器、X射线和电子束。,普通光源光的波长范围大，图形边缘衍射现象严重，满足不了特征尺,133,集成电路制造工艺专选ppt课件,134,集成电路制造工艺专选ppt课件,135,下一代光源,超UV(EUV:,extreme ultraviolet,)光刻,X-Ray光刻,电子束(Ebeam)光刻,离子束(Ionbeam),下一代光源超UV(EUV:extreme ultraviol,136,曝光方法,由于曝光光源的不同,曝光分为光学曝光,X射线曝光,电子束曝光和离子束曝光,在光学曝光中,由于掩膜版的位置不同,又分为接触式曝光,接近式曝光和投影式曝光.,曝光方式:,一类是光源发出的光线通过掩膜版把图案转移到光刻胶膜上,如投影式曝光,另一类是把光源聚集成很细的射束,直接在光刻胶上扫描出图案(可以不用掩膜版),如电子束曝光,曝光方法,137,光学曝光方式：,接触式曝光 Contact printing,光学接近式曝光 Optical proximity printing,扫描投影曝光 Scanning projection printing,光学曝光方式：接触式曝光 Contact printing,138,集成电路制造工艺专选ppt课件,139,接触式曝光 Contact printing,由于掩膜版与硅片相接触磨损，使得掩膜版的寿命降低。, Fresnel diffraction,菲涅耳衍射,Mask Image: Resist Image = 1:1,设备简单，,分辨率高，可达到0.5,m 。,主要用于SSI和MSI电路中,必须加压力，会使胶膜剥离；,易沾污，掩膜版易损坏，成品率下降。目前在生产中很少使用。,由于光刻胶顶层平面不平，所以该曝光方式中间隔并不严格为0,Si,Mask,P. R.,SiO,2,接触式曝光 Contact printing由于掩膜版与硅片,140,接近式曝光proximity printing,d,= 10,25,m,接近式曝光proximity printingd= 10,141,最小线宽: W,m,= (d),1/2,d:间隔； ：光源波长,分辨率取决于间隙的大小，一般分辨率较差，为24m，d=10um, I-line (365nm), W 2um,优点：接近式曝光是以牺牲分辨率来延长了掩膜版的寿命，掩膜寿命长（可提高10 倍以上），图形缺陷少。,缺点：分辨率低，图形模糊，操作比较复杂,最小线宽: Wm= (d)1/2优点：接近式曝光是以牺牲分,142,利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法,避免了掩膜版与硅片表面的摩擦，延长了掩膜版的寿命。,掩膜版的尺寸可以比实际尺寸大得多，克服了小图形制版的困难。,消除了由于掩膜版图形线宽过小而产生的光衍射效应，以及掩膜版与硅片表面接触不平整而产生的光散射现象。,为了提高分辨率，减少图形畸变，一次曝光的象场较小，采用扫描式曝光。,Fraunhofer diffraction,夫琅禾费衍射：,投影式曝光虽有很多优点，但由于光刻设备中许多镜头需要特制，设备复杂,投影式曝光,projection printing,现在的工艺普遍采用投影式光刻机，投影式光刻具有下列特点,利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法投影式,143,扫描投影曝光,（Scanning Project Printing）,分步重复投影曝光,（Stepping-repeating Project Printing或 Stepper）。,步进扫描投影曝光,（ Stepping Scanning ProjecPrinting）,投影式曝光分类,扫描投影曝光投影式曝光分类,144,光学曝光的各种曝光方式及其利弊,接触式,非接触式,优点：设备简单，分辨率较高。,缺点：掩模版与晶片易损伤，成品率低。,接近式,优点：掩模版寿命长，成本低。,缺点：衍射效应严重，影响分辨率。,投影式,全反射,折射,优点：无像差，无驻波效应影响。,缺点：光学系统复杂，对准困难。,优点：对片子平整度要求低，可采用,较大孔径的透镜以提高分辨率，,掩模制造方便。,缺点：设备昂贵，曝光效率低。,光学曝光的各种曝光方式及其利弊接触式非接触式,145,X射线曝光,电子束曝光,离子束曝光,深紫外线曝光,先进的曝光技术,X射线曝光先进的曝光技术,146,4.电子束曝光,分为投影式和扫描式,电子束曝光的特点：,电子束曝光的精度较高。电子束的斑点可以聚焦的很小，可用计算机控制，精度远比肉眼观察要高。,电子束曝光改变光刻