第三章组合逻辑电路的分析和设计

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第三章组合逻辑电路的分析和设计,3.1逻辑代数,3.2逻辑函数的卡诺图化简法,3.3组合逻辑电路的分析,3.4 组合逻辑电路的设计,3.4组合逻辑电路中的竞争冒险现象,引 言,一、组合逻辑电路的特点,组合逻辑电路(无记忆能力),数字电路,时序逻辑电路(有记忆能力),1、逻辑功能上的特点,在组合逻辑电路中，任意时,刻的输出仅仅取决于该时刻的输,入，与电路原来的状态无关。用,框图表示如图。,无论任何时刻，,只要、CI的值确定，、,CO的值也就确定，与电路过去,的工作状态无关。,例：如图，,3.1 逻辑代数,一、逻辑代数的根本定律,根本定律,A =0,A+=1,=A,AA=A,A+A=A,A,=0,A1=A,A+1=1,A+=1,A0=0,A+0=A,非,与,或,交换律,A+B=B+A,AB=BA,结合律,(A+B)+C=A+(B+C),(AB)C=ABC,分配律,A(B+C)=AB+AC,A+BC=(A+B)(A+C),反演律,吸收律,A+AB=A,A+B=A+B,A(A+B)=A,(A+B)(A+C)=A+BC,二、逻辑代数常用恒等式,证明方法,:检验等式两边函数的真值表是否相同,三、逻辑代数的根本公式验证,4.逻辑的运算规那么,一、代入规那么等式两边的某变量用一个函数代替，等式仍然成立,（A+C）,（A+C）,例：证明多变量的摩根律反演律,二变量的摩根律：,令,B=CD,注意：,1)变换过程必须遵循先“与后“或的顺序,二、反演规那么,原变量,1,将函数中,反变量,0,例,2)在几个变量上的非号必须保持不变,例：,Y=(A+BC)(C+D),三、对偶规那么,指当某个逻辑恒等式成立时，那么其对偶式也成立,注意：,变换过程必须遵循先“与后“或的顺序,其中变量不变，则得到该函数的对偶式,将函数中,1,0,应用：当要证明某两个逻辑式相等时，可以证明他们的对偶式相等，某些情况证明对偶式更加容易。,例如：证明A+BC=(A+B)(A+C),两边逻辑式的对偶式分别为A(B+C)、AB+AC，,显然A(B+C)=AB+AC分配律，,所以由对偶原理A+BC=(A+B)(A+C),5.逻辑函数的代数化简法,一、最简逻辑函数,二次取反,摩根律,摩根律,摩根律,反演定律,反演定律,分配律,二次取反,同一个逻辑式可以写成不同的形式，其形式越简单，就越明显地表达逻辑关系，实现起来也就越简单，所以经常需要对逻辑式作化简。,)与或式可容易地转换成其它形式，而与或式可从真值表直接得到,最简逻辑函数即指最简与或式,标准:,)任何逻辑函数都有多种逻辑表达式，因而可用多种逻辑电路实现,)所含乘积项最小,)每个乘积项所含因子数亦最少,例：将逻辑式变换成与非-与非形式,首先化成与-或式：,根据,利用反演律：,二、逻辑函数的代数化简法,1,.,并项法,利用,两项并一项且消去一变量,例：,2,.,吸收法,利用,A+AB=A,消去多余项,例：,3,.,消项法,利用,消去多余因子,4,.,消因子法,利用,消去多余因子,5,.,配项法,利用,先扩展再化简,6,.,综合运用,最简与-或式,最简与非-与非式,最简或-与非表达式,逻辑函数的最简形式,最简与或非表达式,最简或与表达式,最简或或非表达式,最简或非或表达式,最简与非与表达式,代数化简法的缺点:很难判断是否得到最简,6.逻辑代数的卡诺图化简法,(图形化简法),一、逻辑变量的最小项及其性质,1,.,最小项定义:,如：A、B、C是三个逻辑变量，有以下八个乘积项,称为此三个变量的最小项,n个变量的逻辑函数中，假设m为包含全部n个变量的乘积项每个变量必须而且只能以原变量或反变量的形式出现一次那么称m为该组变量的最小项。,2,.,特点,(1)每个最小项均含有三个因子n个变量那么含n个因子,(2)每个变量均为原变量或反变量的形式在乘积项中出现一次,(3)n个变量有2,n,个最小项,3,.,最小项的编号,(P96 表3,.,2,.2),常用,m,i,表示，下标,i,即为编号。把变量中原变量为1、反变量为0组合时对应的十进制数即为,i,值。,m,0,m,1,000,001,0,1,最小项,二进制数,十进制数,编号,m,2,m,3,m,4,m,5,m,6,m,7,010,011,100,101,110,111,2,3,4,5,6,7,以三变量为例,4,.,最小项性质,(P96 表3,.,2,.1),(1)对于变量的任意一组取值组合，只有一个最小项的值为,1,(2)对于变量的任意一组取值组合，相邻两个最小项的积为,0,(3)对于变量的任意一组取值组合，所有最小项之和(或)为,1,0 0 1,A B C,0 0 0,m,0,m,1,m,2,m,3,m,4,m,5,m,6,m,7,1,0,0,0,0,0,0,0,0,1,0,0,0,0,0,0,1,1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,0,0,0,0,0,0,0,0,0,1,0,0,0,0,0,0,1,0,0,0,0,0,0,1,0,0,0,0,0,0,1,0,0,0,0,0,0,1,0,0,0,0,0,0,1,1,1,1,1,1,1,三变量的最小项,最大项定义:,n个变量有2,n,个最大项，记作,i,n个变量的逻辑函数中，假设M为包括全部n个变量的和项,每个变量必须而且只能以原变量或反变量的形式出现一次，那么称M为该组变量的最大项。,同一组变量取值任意两个不同最大项的和为1。,即,M,i,+,M,j,=1 (i,j),全部最大项之积为0，即,任意一组变量取值，只有一个最大项的值为0，,其它最大项的值均为1,最大项的性质：,最大项,补充,最小项与最大项的关系,相同编号的最小项和最大项存在互补关系,即:,m,i,=,M,i,M,i,=,m,i,假设干个最小项之和表示的表达式F，其反函数可用等同个与这些最小项相对应的最大项之积表示。,例：,m,1,m,3,m,5,m,7,=,=,最小项之和形式,标准的与或式,二、逻辑函数最小项表达式,)用摩根定律去掉非号(,多个变量上,)直至只在一个变量上有非号为止,)用分配律去除括号，直至得到一个与或表达式,)配项得到最小项表达式,由一般逻辑式最小项表达式方法,F(A、B、C、D),习 题,例：,求函数,F(A、B、C),的最小项,表达式,解：,F(A、B、C),利用反演律,利用互补律，补上所缺变量C,结论,：,任一个逻辑函数都可化成为唯一的最小项表达式,三、逻辑函数的卡诺图,1,.,定义:,将逻辑变量的所有最小项分别用一个小方块来表示，并按照逻辑上相邻的小方块在几何位置上也相邻的规那么排列成的一个方格图形。,2.,变量卡诺图,1)二变量的卡诺图,L(A,B),A,B,0,1,B,1,0,00,01,11,10,逻辑上相邻,：两个最小项只有一个变量不同。例,图中的一小格对应真值表中的一行，即对应一个最小项,A B,0 0,0 1,1 0,1 1,m,0,m,1,m,2,m,3,A,A,B,B,A,B,B,A,A,B,AB,A,B,1,0,1,0,m,0,m,1,m,2,m,3,m,i,2)三变量的卡诺图,L(A,B,C),3)四变量的卡诺图,L(A,B,C,D),00,01,11,10,00,01,11,10,m,0,m,1,m,2,m,3,m,4,m,5,m,6,m,7,m,12,m,13,m,14,m,15,m,8,m,9,m,10,m,11,AB,CD,A,BC,0,1,00,01,11,10,m,0,m,1,m,2,m,3,m,4,m,5,m,6,m,7,AB组合中左数位代表A变量，右数位代表B变量。沿横向从一个方格进行到下一个方格时，两个数位只变化一个。,K,图,的,特,点,k图为方形图。n个变量的函数-k图有2,n,个小方格，分别对应2,n,个最小项,；,k图中行、列两组变量取值按循环码规律排列，使变量各最小项之间具有,逻辑相邻性,。,上下左右几何相邻的方格内，只有一个因子不同,有三种几何相邻：邻接、相对行列两端和对称方格均属相邻。,卡诺图具有循环邻接性,3.,逻辑函数卡诺图的画法,(1)逻辑表达式,)逻辑表达式化成最小项表达式,或者只需求出与或式,)画变量卡诺图,)在最小项对应的小方块中填“1,其余填入“0,说明：,)可,直接,按与或式填,卡诺图,举例,)有时可按函数的反函数填卡诺图,只需将,L,中的乘积,项对应的小方块中填入“0”,其余填“1”即可,(2)真值表,)画变量卡诺图,)将真值表中函数值为1的对应的变量取值组合的小方块中填入“1,其余填“0即可,举例,01,00,01,11,10,00,11,10,CD,AB,例如：,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,0,由函数的逻辑表达式画卡诺图,例：将F(A、B、C、D),的卡诺图画出,解：,01,00,01,11,10,00,11,10,CD,AB,AB,1,1,1,1,1,1,B CD,1,1,ACD,ABC,1,1,AC,1,1,1,1,m14,m15两次填1,0,0,0,0,图中给出输入变量A、B、C的真值表，填写函数的卡诺图,举例,例:真值表如图,A,B,C,L,0,0,0,0,0,0,1,1,0,1,0,1,0,1,1,1,1,0,0,0,1,0,1,0,1,1,0,1,1,1,1,0,A,0,1,BC,01,00,11,10,0,0,0,0,1,1,1,1,0,0,1,1,0,1,0,1,0,1,1,1,1,1,0,1,四、逻辑函数的卡诺图化简法,1,.,化简的依据:,2)相邻,四个,最小项求和时,四项并一项并消去,两个,变量,1)相邻,两个,最小项求和时,两项并一项并消去,一个,变量,3)相邻,八个,最小项求和时,八项并一项并消去,三个,变量,0,1,2,3,AB,00,01,CD,01,00,11,10,4,5,6,7,11,10,12,11,14,15,8,9,10,11,4,6,9,1,10,0,8,2,10,0,8,2,4,12,14,6,如:,如:,如:,几何相邻的,2,i,(i=1、2、3,n)个小格可合并在一起构成正方形或矩形圈，消去,i,个变量，而用含(n i)个变量的乘积项标注该圈,。,2.,化简的方法和步骤,1)将行、列中相邻的只为1的小方块画成假设干个包围圈,原,那么,)每个包围圈中必须含有2,n,个小方块(n=1,2,),)小方块可重复被包围，但每个包围圈中必须含有其他包围圈没有的新小方块,)不能漏掉任何值为1的小方块,)包围圈所含的小方块数目要尽可能多,)包围圈数目要尽可能少，画包围圈的顺序由大小,2)将每个包围圈中的乘积项合并成一项,留下相同因子，消去不同因子,3)对各个包围圈合并成的乘积项求逻辑和,1,10,1,0,0,0,AB,00,01,CD,01,00,11,10,1,1,0,0,11,10,1,0,0,1,1,0,0,1,例1,举例,A,B,C,D,画圈的步骤,返 回,原始表达式表示在卡诺图上,识别8方格的包围圈,识别4方格的包围圈,识别2方格的包围圈,没有相邻项的单独画圈,最简与或表达式,写出圈内的逻辑表达式,0,1,3,2,4,5,7,6,8,9,10,11,12,13,14,15,01,00,01,11,10,00,11,10,CD,AB,A,B,C,D,(0001，0101),A,01,00,01,11,10,00,11,10,CD,AB,0,1,3,2,4,5,7,6,8,9,10,11,12,13,14,15,B,C,D,A,01,00,01,11,10,00,11,10,CD,AB,0,1,3,2,4,5,7,6,8,9,10,11,12,13,14,15,B,C,D,(0100,0101,0111,0110),例2,A,0,1,BC,01,00,11,10,1,0,1,1,0,1,1,0,结论：,逻辑函数最简与或式不是唯一的,例3,AB,00,01,CD,01,00,11,10,11,10,1,1,1,1,0,1,1,1,0,1,1,1,1,1,1,1,1,结论：,含0较少时，用求反较简单,A,B,C,D,无关项：使函数值不定，或根本不会出现的变量组合,3,.,具有无关项的逻辑函数的化简,3)化简方法：视化简需要可作,0,或,1,处理。,2)填函数的卡诺图时，只在无关项对应的格内填任意符号“、“d或“,无关项的定义两种无关项：约束项、任意项,约束项：恒等于0的最小项。表示实际中根本不会出现的变量组合,任意项：某些变量数值为0或1时，对实际问题的结果没有影响，此时函数整体的取值没有意义，变量取这些值时为1的最小项。,无关项写入或不写入逻辑函数表达式无关紧要，对函数表达的逻辑功能没有影响，所以可以视需要决定是否将其参加表达式中。,例1,：已知函数,：,求其最简与或式,01,00,01,11,10,00,11,10,CD,AB,解：,填函数的卡诺图,1,1,1,1,1,1,1,0,0,0,0,0,化简,不考虑约束条件时：,考虑约束条件时：,01,00,01,11,10,00,11,10,CD,AB,1,1,1,1,1,1,1,0,0,0,0,0,具有无关项逻辑函数的化简例题,例2：,N,A,B,C,D,L,0,0,0,0,0,0,1,0,0,0,1,1,2,0,0,1,0,0,3,0,0,1,1,1,4,0,1,0,0,0,5,0,1,0,1,1,6,0,1,1,0,0,7,0,1,1,1,1,8,1,0,0,0,0,9,1,0,0,1,1,设计一位十进制数的判奇电路，当为奇数时输出为1，否那么为0。,解：,列真值表,无关项：,1010 1111,L,=,m,(1,3,5,7,9)+,d,(1015),L,=,D,结论：,充分利用无关项，,可将函数化为最简。,AB,00,01,CD,01,00,11,10,11,10,0,1,0,1,0,1,0,1,x,x,x,x,0,1,x,x,1,1,1,7.逻辑函数各种方法间的相互转换,一、逻辑图求逻辑表达式,用根本逻辑符号和连线构成的图形,描述逻辑函数的方法：,逻辑表达式,真值表,卡诺图,逻辑图,A,B,L,&,&,&,&,&,B,B,A,A,A,B,方法,：逐级写出逻辑表达式然后求和化简,例:函数的逻辑图如下所示，试求它的逻辑函数式。,A,B,Y,1,1,1,1,1,解：,二、逻辑表达式求逻辑图,方法,：先化简转化为需要的形式画逻辑图,对其二次求非,A,C,L,&,&,&,&,&,D,B,解：,例:已知逻辑函数,对应的逻辑图。,画出,&,A,B,C,Y,1,1,1,&,1,1,A,B,C,Y,0,0,0,0,0,0,1,0,0,1,0,0,0,1,1,1,1,0,0,0,1,0,1,1,1,1,0,1,1,1,1,0,三、从真值表到逻辑函数式,例:一奇偶判别函数的真值表图，试写出它的逻辑函数。,四、从逻辑式列出真值表,解：,A,B,C,Y,0,0,0,0,0,0,1,1,0,1,0,1,0,1,1,0,1,0,0,1,1,0,1,1,1,1,0,1,1,1,1,1,例:逻辑函数,求它对应的真值表。,例：将F(A、B、C、D),化为最简与非与非式,解：,01,00,01,11,10,00,11,10,CD,AB,1,1,1,1,1,1,1,1,1,1,1,1,AC,AD,BC,BD,A B C,化简得：,最简与非与非式为：,化简并转换,二、逻辑表达式求逻辑图,非门表示,求最简与或式，并用与,例,),(,),(,),(,CD,B,BC,A,ABCD,L,+,+,+,=,方法,：先化简转化为需要的形式画逻辑图,对其二次求非,A,C,L,&,&,&,&,&,D,B,3.3组合逻辑电路的分析,一、分析目的,分析目的是：根据已有的逻辑电路找出它的输入,和输出的逻辑关系及电路的逻辑功能。,二、分析步骤,组合逻辑电路,函数 表达式,代数法,卡诺图法,最简表达式,真值表,逻辑功能,分析步骤如下：,1从输入向输出逐级推导，得到最终的输出表达式。,在这个过程中，有时可以设几个中间变量,2表达式化简。,3由逻辑表达式列出真值表。,4由真值表简单逻辑可直接由表达式概括出逻,辑功能。这一步较难,具体如下：,例：,、试分析如图电路的逻辑,功能,解：1、写出函数表达式,1,1,&,1,1,&,&,A,B,C,Y,2、列出真值表,A,B,C,Y,0,0,0,0,0,0,1,1,0,1,0,1,0,1,1,1,1,0,0,1,1,0,1,1,1,1,0,1,1,1,1,0,3、逻辑功能分析,从真值表中可见，ABC相,同时Y为0，其余Y为1，故它是,一种输入不一致鉴别器。,因输入不一致时，输出是,高电平，所以也可叫高电平告,警器。,例：,、试分析如图电路的逻辑,功能,解：1、写出函数表达式,2、用代数法化简,3、逻辑功能分析,从化简结果可见，这个电,路仅是简单的BC输入的“与门。,1,&,1,&,ABC,Y,&,3.4组合逻辑电路的设计,一、设计要求,设计要求是：根据实际问题，求出实现这一,逻辑功能的最简逻辑电路。,二、最简的含义：,、电路所用的器件数最少；,、器件的种类最少；,、器件之间的连线最少。,三、设计的具体步骤,逻辑问题,函数 表达式,选定器件类型,逻辑真值表,逻辑电路图,将函数式化简,将函数式变换,逻辑电路图,工艺设计,用门电路时,用MSI或PLD时,分析要求,例：,、某实验室有红、黄两个故障指示灯，用以表示三台设,备的工作情况。当只有一台设备有故障时，黄灯亮；当有,两台设备同时有故障时，红灯亮；当三台设备同时有故障,时，红灯和黄灯都亮。试设计控制灯亮的逻辑电路。,2、列出真值表,输入,输出,A,B,C,X,Y,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,解：1、分析要求,设A、B、C表示输入信号，,1表示有故障，0表示无故障；,X表示黄灯，Y表示红灯，,1表示灯亮，0表示灯不亮。,那么A、B、C有一个1时，X为1；,A、B、C有二个1时，Y为1；,A、B、C全为1时，X、Y全为1。,例：,3、由真值表写出逻辑表达式,4、选小规模集成电路(门电路),5、用卡诺图化简,6、根据化简后的逻辑表达式画逻辑图,X式已是最简,输入,输出,A,B,C,X,Y,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,0,1,0,1,1,0,1,0,00 01 11 10,0,1,BC,A,1,1,1,0,0,1,0,0,00 01 11 10,0,1,BC,A,Y=AB+AC+BC,1,1,&,A B C,&,&,1,1,&,&,&,&,1,X,Y,例：,2、设计一个多数表决电路，电路有三个输入端，一个输出,端，它的功能是输出电平与输入信号的多数电平一致。,2、列出真值表,A,B,C,Z,0,0,0,0,0,0,1,0,0,1,0,0,0,1,1,1,1,0,0,0,1,0,1,1,1,1,0,1,1,1,1,1,解：1、分析要求,设输入为A、B、C，输出为Z；,高电平为1，低电平为0。,那么A、B、C有二个及以上为1时，Z为1；,A、B、C有二个及以上为0时，Z为0；,3、写出表达式,4、选小规模集成电路(门电路),5、用卡诺图化简,1,1,1,0,0,1,0,0,00 01 11 10,0,1,BC,A,6、根据化简后的逻辑表达式画逻辑图(略),3.5 组合逻辑电路中的竞争与冒险,一、竞争与冒险,1,.,竞争,:门电路的输入端有经不同路线，因而在不同,的时间到达的信号。,2,.,冒险：,由竞争产生的尖脉冲输出,二、产生原因,A,L,1,(a),非门,(b),波形图,A,50%,L,50%,t,pHL,t,pLH,门电路的传输延时,在或门输入端存在经不同路径到达的互补信号,A,L,t,2,t,1,t,3,t,4,t,pd,在与门输入端存在经不同路径到达的互非信号,&,A,1,C,A,B,1,&,&,1,L,A=B=1,C,t,pd,AC,L,B,A,注意：存在竞争并不一定会发生输出电平的毛刺，只能说存在竞争-冒险的可能性。,A,B,AB,A,B,AB,三、竞争冒险的检查与判断,1、代数判断法,判断代数式中是否在某种输入条件下，输出中有A+A、,或AA的形式，如果有，则必然有竞争冒险。,例如：,2、试验法通过实验，穷举所有的输入可能性，观察输出的波形，发现冒险现象。,3、计算机辅助分析法使用专门的软件进行,4、卡诺图法,存在相切而不相交的圆圈时，会有竞争冒险。,四、消除的方法,1、封锁脉冲在输入没有稳定之前，把输出封锁在某一状态,2、选通脉冲在输入已经稳定之后，才选通输出，使输出有效。,1,1,1,1,A,BC,1,1,1,1,A,BC,P1封锁脉冲；P2选通脉冲,简单、效果好，但需要得到适宜的脉冲时间和宽度。,3、输出端增加并联电容器,窄脉冲信号，相当于频率很高的信号。,用电容的滤波作用，可以把这类脉冲滤掉。,C=420pF,简便易行，但可能会影响输入输出的波形，影响门电路的开关速度。,1,1,1,1,A,BC,4、更改逻辑设计,用卡诺图消除添加冗余项，消除相切,B,=,C,=1,效果很好，但应用有局限，不一定可以正好适宜。,