计算机系统结构课件

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,计算机系统结构,计算机系统结构,Motorola,公司的,MC88110：,10个操作部件,两个寄存器堆：,整数部件通用寄存器堆，32个32位寄存器；浮点部件扩展寄存器堆，32个80位寄存器。每个寄存器堆有8个端口，分别与8条内部总线相连接，有一个缓冲深度为4的先行读数栈和一个缓冲深度为3的后行写数栈。,两个独立的高速,Cache,中,，各为8,KB，,采用两路组相联方式，,转移目标指令,Cache,，,在有两路分支时，存放其中一路分支上的指令,Motorola公司的MC88110：10个操作部件,整数部件,整数部件,位操作,浮点,加,乘法部件,除法部件,图形部件,图形部件,内部总线,读数存数部件,通用寄存器堆,扩展寄存器堆,目标指令,指令分配转移部件,数据Cache(8KB),指令Cache(8KB),系统总线,32位地址总线,32位数据总线,超标量处理机MC88110的结构,整数部件整数部件位操作浮点乘法部件除法部件图形部,5.3.2 单发射与多发射,单发射处理机：,每个周期只取一条指令、只译码一条指令，只执行一条指令，只写回一个运算结果取指部件和译码部件各设置一套可以只设置一个多功能操作部件，也可以设置多个独立的操作部件操作部件中可以采用流水线结构，也可以不采用流水线结构设计目标是每个时钟周期平均执行一条指令，,ILP,的期望值1,5.3.2 单发射与多发射,IF,时钟周期,指令,I,1,I,2,I,3,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,1,2,3,4,5,6,单发射处理机的指令流水线时空图,IF时钟周期指令I1I2I3IDEXWRIFIDEXWRI,IF,ID,FA1,FA2,FA3,MD1,MD2,MD3,AL,LS,浮点加法部件,乘除法部件,定点ALU部件,取数存数部件,WR,来自指令Cache,通用寄存器,后行写数栈,IFIDFA1FA2FA3MD1MD2MD3ALLS浮点加法,多发射处理机：,每个周期同时取多条指令、同时译码多条指令，同时执行多条指令，同时写回多个运算结果需要多个取指令部件，多个指令译码部件和多个写结果部件设置多个指令执行部件，复杂的指令执行部件一般采用流水线结构设计目标是每个时钟周期平均执行多条指令，,ILP,的期望值大于1,多发射处理机：每个周期同时取多条指令、同时译码多条指令，,IF,时钟周期,指令,I,1,I,2,I,3,ID,EX,WR,1,2,3,4,5,6,多发射处理机的指令流水线时空图,I,4,I,5,I,6,IF,ID,EX,WR,I,7,I,8,I,9,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF时钟周期指令I1I2I3IDEXWR123456多发射,IF,ID,FA1,FA2,FA3,MD1,MD2,MD3,AL,LS,浮点加法部件,乘除法部件,定点ALU部件,取数存数部件,WR,IF,ID,WR,IFIDFA1FA2FA3MD1MD2MD3ALLS浮点加法,超标量处理机：,一个时钟周期内能够同时发射多条指令的处理机称为超标量处理机必须有两条或两条以上能够同时工作的指令流水线,先行指令窗口：,能够从指令,Cache,中预取多条指令能够对窗口内的指令进行数据相关性分析和功能部件冲突的检测窗口的大小：一般为2至8条指令采用目前的指令调度技术，每个周期发射2至4条指令比较合理,超标量处理机：一个时钟周期内能够同时发射多条指令的处理机,例如：,Intel,公司的,i860、i960、Pentium,处理机,，,Motolora,公司的,MC88110,处理机，,IBM,公司的,Power 6000,处理机等每个周期都发射两条指令,TI,公司生产的,SuperSPARC,处理机以及,Intel,的,Pentium III,处理机等每个周期发射三条指令操作部件的个数多于每个周期发射的指令条数。4个至16个操作部件超标量处理机的指令级并行度：1,ILPm；m,为每个周期发射的指令条数。,例如：Intel公司的i860、i960、Pentium,IF,ID,FA1,FA2,FA3,MD1,MD2,MD3,AL,LS,浮点加法部件,乘除法部件,定点ALU部件,取数存数部件,WR,IF,ID,WR,IF,ID,先行指令窗口,IFIDFA1FA2FA3MD1MD2MD3ALLS浮点加法,第五章标量处理机,5.1 先行控制技术,5.2 流水线技术,5.3 超标量处理机,5.4 超流水线处理机,5.5 超标量超流水线处理机,第五章标量处理机5.1 先行控制技术,5.4 超流水线处理机,两种定义：,一个周期内能够分时发射多条指令的处理机称为超流水线处理机指令流水线有8个或更多功能段的流水线处理机称为超流水线处理机,提高处理机性能的不同方法：,超标量处理机是通过增加硬件资源为代价来换取处理机性能的超流水线处理机则通过各硬件部件充分重叠工作来提高处理机性能,5.4 超流水线处理机,两种不同并行性：,超标量处理机采用的是空间并行性超流水线处理机采用的是时间并行性,两种不同并行性：超标量处理机采用的是空间并行性超流水线处,5.4.1 指令执行时序,每隔1/,n,个时钟周期发射一条指令，流水线周期为1/,n,个时钟周期,在超标量处理机中，流水线的有些功能段还可以进一步细分,例如：,ID,功能段可以再细分为译码、读第一操作数和读第二操作数三个流水段。也有些功能段不能再细分，如,WR,功能段一般不再细分。因此有超流水线的另外一种定义：有8个或8个以上流水段的处理机称为超流水线处理机,5.4.1 指令执行时序,IF,时钟周期,指令,I,1,I,2,I,3,ID,EX,WR,1,2,3,4,5,6,每个时钟周期分时发送3条指令的超流水线,I,4,I,5,I,6,IF,ID,EX,WR,I,7,I,8,I,9,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF时钟周期指令I1I2I3IDEXWR123456每个时,5.4.2 典型处理机结构,MIPS R4000,处理机每个时钟周期包含两个流水段，是一种很标准的超流水线处理机结构。指令流水线有8个流水段,有两个,Cache，,指令,Cache,和数据,Cache,的容量各8,KB，,每个时钟周期可以访问,Cache,两次，因此在一个时钟周期内可以从指令,Cache,中读出两条指令，从数据,Cache,中读出或写入两个数据。,主要运算部件有整数部件和浮点部件,5.4.2 典型处理机结构,计算机系统结构课件,指令,Cache,MIPS R4000处理机的流水线操作,IF：取第一条指令IS：取第二条指令RF：读寄存器堆，指令译码EX：执行指令DF：取第一个数据DS：取第二个数据TC：数据标志校验；WB：写回结果,指令译码,读寄存器堆,ALU,数据,Cache,标志检验,寄存,器堆,IF,IS,RF,EX,DF,DS,WB,TC,指令MIPS R4000处理机的流水线操作IF：取第一条指令,IF,流水线周期,当前CPU周期,IS,RF,EX,DF,DS,TC,WB,IF,IS,RF,EX,DF,DS,TC,WB,IF,IS,RF,EX,DF,DS,TC,WB,IF,IS,RF,EX,DF,DS,TC,WB,IF,IS,RF,EX,DF,DS,TC,WB,IF,IS,RF,EX,DF,DS,TC,WB,IF,IS,RF,EX,DF,DS,TC,WB,IF,IS,RF,EX,DF,DS,TC,WB,主时钟周期,MIPS R4000正常指令流水线工作时序,IF流水线周期当前CPU周期ISRFEXDFDSTCWBIF,如果在,LOAD,指令之后的两条指令中，任何一条指令要在它的,EX,流水级使用这个数据，则指令流水线要暂停一个时钟周期,采用顺序发射方式,如果在LOAD指令之后的两条指令中，任何一条指令要在它的EX,暂停,IF,IS,RF,EX,DF,DS,TC,WB,MIPS R4000正常指令流水线工作时序,IS,RF,EX,DF,DS,TC,WB,RF,EX,DF,DS,TC,WB,EX,DF,DS,TC,WB,EX,DF,DS,TC,WB,DF,DS,TC,WB,IF,IS,RF,I,1,I,2,I,3,I,4,I,5,I,6,运行,运行,Load指令,使用Load数据,暂停IFISRFEXDFDSTCWBMIPS R4000正常,5.4.3 超流水线处理机性能,指令级并行度为(1,n),的超流水线处理机，执行,N,条指令所的时间为：,超流水线处理机相对于单流水线普通标量处理机的加速比为：,5.4.3 超流水线处理机性能,即：,超流水线处理机的加速比的最大值为：,S(1,n),MAX,=n,即：,第五章标量处理机,5.1 先行控制技术,5.2 流水线技术,5.3 超标量处理机,5.4 超流水线处理机,5.5 超标量超流水线处理机,第五章标量处理机5.1 先行控制技术,5.5 超标量超流水线处理机,把超标量与超流水线技术结合在一起，就成为超标量超流水线处理机,5.5.1 指令执行时序,5.5.2 典型处理机结构,5.5.3 超标量超流水线处理机性能,5.5.4 三种指令级并行性处理机性能比较,5.5 超标量超流水线处理机,5.5.1 指令执行时序,超标量超流水线处理机在一个时钟周期内分时发射指令,n,次，每次同时发射指令,m,条，每个时钟周期总共发射指令,m,n,条。,5.5.1 指令执行时序,IF,时钟周期,指令,I,1,I,2,I,3,ID,EX,WR,1,2,3,4,5,I,4,I,5,I,6,I,7,I,8,I,9,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,IF,ID,EX,WR,I,10,I,11,I,12,每时钟周期发射3次,每次3条指令,IF时钟周期指令I1I2I3IDEXWR12345I4I5I,5.5.2 典型处理机结构,DEC,公司的,Alpha,处理机,采用超标量超流水线结构。主要由四个功能部件和两个,Cache,组成：整数部件,EBOX、,浮点部件,FBOX、,地址部件,ABOX,和中央控制部件,IBOX。,中央控制部件,IBOX,可以同时从指令,Cache,中读入两条指令，同时对读入的两条指令进行译码，并且对这两条指令作资源冲突检测，进行数据相关性和控制相关性分析。如果资源和相,5.5.2 典型处理机结构,关性允许，,IBOX,就把两条指令同时发射给,EBOX、ABOX,和,FBOX,三个指令执行部件中的两个。,指令流水线,采用顺序发射乱序完成的控制方式。在指令,Cache,中有一个转移历史表，实现条件转移的动态预测。在,EBOX,内还有多条专用数据通路，可以把运算结果直接送到执行部件。,Alpha 21064,处理机共有三条指令流水线,整数操作流水线和访问存储器流水线分为7个流水段，其中，取指令和分,关性允许，IBOX就把两条指令同时发射给EBOX、ABOX,析指令为4个流水段，运算2个流水段，写结果1个流水段。浮点操作流水线分为10个流水段，其中，浮点执行部件,FBOX,的延迟时间为6个流水段。,所有指令执行部件,EBOX、IBOX、ABOX,和,FBOX,中都设置由专用数据通路。,析指令为4个流水段，运算2个流水段，写结果1个流水段。浮点,计算机系统结构课件,析指令为4个流水段，运算2个流水段，写结果1个流水段。浮点操作流水线分为10个流水段，其中，浮点执行部件,FBOX,的延迟时间为6个流水段。,所有指令执行部件,EBOX、IBOX、ABOX,和,FBOX,中都设置由专用数据通路。,Alpha 21064,处理机的,三条指令流水线的平均段数为8段,，每个时钟周期发射两条指令。因此，,Alpha 21064,处理机是超标量超流水线处理机。,析指令为4个流水段，运算2个流水段，写结果1个流水段。浮点,SWAP,IF,取值,SWAP,交换双发射指令、转移预测,I,0,指令译码,I,1,访问通用寄存器堆，发射校验,A,1,计算周期1，,IBOX,计算新的,PC,值,A,2,计算周期2，查指令快表,WR,写整数寄存器堆，指令,Cache,命中检测,1,7个流水段的整数操作流水线,IF,I,0,I,1,A,0,A,1,WR,2,3,4,5,6,0,SWAPIF取值SWAP交换双发射指令、转移预测17个,SWAP,IF,取值,SWAP,交换双发射指令、转移预测,I,0,指令译码,I,1,访问通用寄存器堆，发射校验,AC,ABOX,计算有效数据地址,TB,查数据快表,HM,写读数缓冲栈，数据,Cache,命中/不命中检测,1,7个流水段的访问存储器流水线,IF,I,0,I,1,AC,TB,HM,2,3,4,5,6,0,SWAPIF取值SWAP交换双发射指令、转移预测17个,SWAP,IF,取值,SWAP,交换双发射指令、转移预测,I,0,指令译码,I,1,访问通用寄存器堆，发射校验,F,1,-F,5,浮点计算流水线,FWR,写回浮点寄存器堆,1,10个流水段的浮点操作流水线,IF,I,0,I,1,F,1,F,2,FWR,2,3,4,5,6,0,F,3,F,4,F,5,7,8,9,SWAPIF取值SWAP交换双发射指令、转移预测110,5.5.3 超标量超流水线处理机性能,指令级并行度为(,m,n),的超标量超流水线处理机，连续执行,N,条指令所需要的时间为：,超标量超流水线处理机相对于单流水线标量处理机的加速比为：,5.5.3 超标量超流水线处理机性能,在理想情况下，超标量超流水线处理机加速比的最大值为：,S,(,m,n,),MAX,m n,计算机系统结构课件,本 章 重 点,1、指令的重叠执行方式及时空图表示方法,2、线性流水线的性能分析及计算,3、超标量处理机的指令执行时序及性能,4、超流水线处理机的指令执行时序及性能,5、超标量超流水线处理机的指令执行时序 及性能,本 章 重 点,练习题：,5.25.6 5.75.85.15,练习题：,