计算机存储器课件

单击此处编辑母版标题样式,单击此处编辑母版副标题样式,第,2,章 计算机的逻辑部件,2.1,逻辑组合电路,加法器,2.2,时序逻辑电路,2.3,阵列逻辑电路,0.,预备知识：三种基本逻辑操作,布尔代数有三种基本逻辑操作,“,与,”,(,逻辑乘，符号,),、,“,或,”,(,逻辑加，符号,+),、,“,非,”,(,求反，符号,),。它们的逻辑含义如下：,“,与,”,逻辑操作：当且仅当,X,，,Y,均为,“,1,”,时，其逻辑乘,X,Y,才为,“,1,”,，否则为,“,0,”,。,“,或,”,逻辑操作：只要,X,，,Y,任一,(,或者同时,),为,“,1,”,时，其逻辑加,X+Y,即为,“,1,”,，否则为,“,0,”,。,“,非,”,逻辑操作：当,X,为,“,1,”,时，,X,即为,“,0,”,；当,X,为,“,0,”,时，,X,即为,“,1,”,。,有了这三种基本逻辑操作，就可以构造出任何逻辑函数来。,逻辑门的实现：,任何复杂的逻辑运算都可通过基本逻辑操作,“,与,”,、,“,或,”,、,“,非,”,来实现。,实现这三种基本逻辑操作的电路是三种基本逻辑门电路：,“,与,”,门、,“,或,”,门、,“,非,”,门,(,反相门,),。,把这三种基本逻辑门串联组合，可形成实现,“,与非,”,、,“,或非,”,、,“,与或非,”,、,“,异或,”,、,“,同或,”,(,异或非,),功能的与非门、或非门、与或非门、异或门、同或门,(,异或非门,),。,各种逻辑门的图形符号,1,、,计算机中常用的组合逻辑电路,如果逻辑电路的,输出状态仅和当时的输入状态有关,，而与过去的输入状态无关，称,这种逻辑电路为组合逻辑电路,。,常见的组合逻辑电路有：,异或门,加法器,三态门,译码器,数据选择器,算术逻辑单元,（,1,）,异或门,功能表：,异或门的作用：,可空原,/,反码输出电路,半加器,数码比较器,奇偶检测电路,（,2,）,加法器,加法器是计算机基本运算部件之一。,不考虑进位输入时，两数码,X,n,，,Y,n,相加称为,半加,。下图是其功能表：,由表写出半加和,H,n,的表达式如下：,H,n,=X,n,+,Y,n,=X,n,Y,n,半加器可用反相门及与或非门来实现，也可用异或门来实现。,X,n,，,Y,n,及进位输入,C,n-1,相加称,全加,。,下图是全加功能表：,由表可得全加和,F,n,和进位输出,C,n,的表达式：,F,n,=X,n n n-1,+,n,Y,n n-1,+,n n,C,n-1,+X,n,Y,n,C,n-1,或,F,n,=X,n,Y,n,C,n-1,C,n,=X,n,Y,n n-1,+X,n n,C,n-1,+,n,Y,n,C,n-1,+X,n,Y,n,C,n-1,全加器的功能表及逻辑图,n,位加法器：,将,n,个全加器相连可得,n,位加法器，如下图所示：,但这种加法时间较长。这是因为其位间进位是,串行,传送的，本位全加和,F,i,必须等低位进位,C,i-1,来到后才能进行，加法时间与位数有关。,只有改变进位逐位传送的路径，才能提高加法器工作速度。,解决办法之一是采用,“,超前进位产生电路,”,来同时形成各位进位，从而实现快速加法。我们称这种加法器为超前进位加法器。需要指出的是，这里的“超前”是指：无需串行地产生,C1,、,C2,、,C3,、,C4,，而是并行的产生,C1,、,C2,、,C3,、,C4,。,我们发现：,只要满足下述两条件中任一个，就可形成,C,1,：,(1)X,1,，,Y,1,均为,“,1,”,；,(2)X,1,，,Y,1,任一个为,“,1,”,，且进位,C,0,为,“,1,”,。由此，可写得,C,1,的表达式为,C,1,=X,1,Y,1,+(X,1,+Y,1,)C,0,只要满足下述条件中任一个即可形成,C,2,：,(1)X,2,，,Y,2,均为,“,1,”,；,(2)X,2,，,Y,2,任一为,“,1,”,，且,X,1,，,Y,1,均为,“,1,”,；,(3)X,2,，,Y,2,任一为,“,1,”,，同时,X,1,，,Y,1,任一为,“,1,”,，且,C,0,为,“,1,”,。,由此可得,C,2,表达式为,C,2,=X,2,Y,2,+(X,2,+Y,2,)X,1,Y,1,+(X,2,+Y,2,)(X,1,+Y,1,)C,0,可以看出,C2,的产生并不依赖于,C1,。,同理，可有,C,3,，,C,4,表达式如下：,C,3,=X,3,Y,3,+(X,3,+Y,3,)X,2,Y,2,+(X,3,+Y,3,)(X,2,+Y,2,)X,1,Y,1,+(X,3,+Y,3,)(X,2,+Y,2,)(X,1,+Y,1,)C,0,C,4,=X,4,Y,4,+(X,4,+Y,4,)X,3,Y,3,+(X,4,+Y,4,)(X,3,+Y,3,)X,2,Y,2,+(X,4,+Y,4,)(X,3,+Y,3,)(X,2,+Y,2,)X,1,Y,1,+(X,4,+Y,4,)(X,3,+Y,3,)(X,2,+Y,2,)(X,1,+Y,1,)C,0,接下来要做的事情，就是对,C1-C4,进行化解。,引入进位传递函数,P,i,和进位产生函数,G,i,的概念，定义为：,P,i,=X,i,+Y,i,G,i,=X,i,Y,i,P,i,的意义是：当,X,i,，,Y,i,中有一个为,“,1,”,时，若有进位输入，则本位向高位传送进位，这个进位可看成是低位进位越过本位直接向高位传递的。,G,i,的意义是：当,X,i,，,Y,i,均为,“,1,”,时，不管有无进位输入，定会产生向高位的进位。,将,P,i,、,G,i,代入,C,1,C,4,式，便可得：,C,1,=G,1,+P,1,C,0,C,2,=G,2,+P,2,G,1,+P,2,P,1,C,0,C,3,=G,3,+P,3,G,2,+P,3,P,2,G,1,+P,3,P,2,P,1,C,0,C,4,=G,4,+P,4,G,3,+P,4,P,3,G,2,+P,4,P,3,P,2,G,1,+P,4,P,3,P,2,P,1,C,0,试分析,C2,、,C3,？,由功能表可知，当全加器的输入均取反码时，它的输出也均取反码。据此，可把它们,以,“,与非,”,、,“,或非,”,、,“,与或非,”的,形式进行改写，,形式如下：,C,1,=,1,+,1 0,C,2,=,2,+,2 1,+,2 1 0,C,3,=,3,+,3 2,+,3 2 1,+,3 2 1 0,C,4,=,4,+,4 3,+,4 3 2,+,4 3 2 1,+,4 3 2 1 0,注意与非运算和或非运算！,四位超前进位加法器,（,3,）,三态门,三态门，三态电路是一种重要的总线接口电路。这里的三态，是指它的输出既可以是一般二值逻辑电路的正常的“,0”,状态和“,1”,状态，又可以保持特有的高阻抗状态，,第三种状态,高阻状态的门电路（高阻态相当于隔断状态）。,处于高阻抗状态时，其输出相当于断开状态，没有任何逻辑控制功能。,（,4,）译码器,译码器有,n,个输入变量，,2,n,个,(,或少于,2,n,个,),输出（即对输入进行解释）,，每个输出对应于,n,个输入变量的一个最小项。当输入为某一组合时，对应的仅有一个输出为,“,0,”,(,或为,“,1,”,),，其余输出均为,“,1,”,(,或为,“,0,”,),。,译码器的用途是把输入代码译成相应的控制电位，以实现代码所要求的操作。,下图给出了二输入四输出译码器的逻辑图。,译码器中常设置,“,使能,”,控制端，当该端为,“,1,”,时，译码器功能被禁止，此时所有输出均为,“,1,”,。使能端的一个主要功能是用来扩充输入变量数。,二输入四输出译码器,用两片三输入八输出译码器扩展成一个四输入十六输出译码器的实例。,（,5,）,数据选择器,数据选择器又称多路开关，它从多个输入通道中选择某一个通道的数据作为输出，,起到选择信号的作用,。,可使用,E,来扩展选择器的通道数。,（,6,）,算术逻辑单元,算术逻辑单元简称,ALU,是一种功能较强的组合逻辑电路。它,能进行多种算术运算和逻辑运算。,ALU,的基本逻辑结构是超前进位加法器，它是通过改变加法器的,G,i,和,P,i,来获得,多种运算能力（算术运算和逻辑运算）,的。,我们通过介绍国际流行的美国,SN,74181,型四位,ALU,中规模集成电路来介绍,ALU,的原理。,四位,ALU,逻辑图,M,是状态控制端，当,M=H,时逻辑运算；,M=L,时算术运算。,S,0,S,3,是运算选择控制端，决定执行哪种算术运算或逻辑运算。,A,3,A,0,，,B,3,B,0,是参加运算的两个数，,C,n,是,ALU,的最低位进位输入，,F,3,F,0,是运算结果，注脚,3,表示最高位。,S,3,S,2,S,1,S,0,正 逻 辑,M=H,逻辑运算,M=L,算术运算,C,n,=1,C,n,=0,L,L,L,L,A,A,A+1,L,L,L,H,A+B,A+B,(A+B),加,1,L,L,H,L,A,B,A+B,(A+B),加,1,L,L,H,H,“,0”,减,1,“,0”,L,H,L,L,AB,A,加,(AB),A,加,(AB),加,1,L,H,L,H,B,(AB),加,(A+B),(AB),加,(A+B),加,1,L,H,H,L,A,B,A,减,B,减,1,A,减,B,L,H,H,H,AB,(AB),减,1,A,S,3,S,2,S,1,S,0,正 逻 辑,M=H,逻辑运算,M=L,算术运算,C,n,=1,C,n,=0,H,L,L,L,A+B,A,加,(AB),A,加,(AB),加,1,H,L,L,H,A,B,A,加,B,A,加,B,加,1,H,L,H,L,B,(AB),加,(A+B),(AB),加,(A+B),加,1,H,L,H,H,AB,(AB),减,1,AB,H,H,L,L,“,1”,A,加,A,A,加,A,加,1,H,H,L,H,A+B,A,加,(A+B),A,加,(A+B),加,1,H,H,H,L,A+B,A,加,(A+B),A,加,(A+B),加,1,H,H,H,H,A,A,减,1,A,位的扩展：,用,4,片,74181,电路可组成,16,位,ALU,。图中片内进位是快速的，但,片间进位是逐片传递的,，因此形成,F,0,F,15,的时间还是比较长。,用,4,片,ALU,构成的,16,位,ALU,如果把,16,位,ALU,中的每四位作为一组，用类似四位超前进位加法器,“,位间快速进位,”,的形成方法来实现,16,位,ALU(,由四片,ALU,组成,),中的,“,组间快速进位,”,，那么就能得到,16,位快速,ALU,。,和前面讲过的,一位的进位产生函数,G,i,的定义相似，,四位一组的进位产生函数,G,N,为,“,1,”,的条件有以下四个中的任一个：,(1)X,3,，,Y,3,均为,“,1,”,，即,G,3,=1,；,(2)X,3,，,Y,3,中有一个为,“,1,”,，同时,X,2,，,Y,2,均为,“,1,”,，即,P,3,G,2,=1,；,(3)X,3,，,Y,3,中有一个为,“,1,”,，同时,X,2,，,Y,2,中有一个为,“,1,”,，同时,X,1,，,Y,1,均为,“,1,”,，即,P,3,P,2,G,1,=1,；,(4)X,3,，,Y,3,中有一个为,“,1,”,，同时,X,2,，,Y,2,中有一个为,“,1,”,，同时,X,1,，,Y,1,中有一个为,“,1,”,，同时,X,0,，,Y,0,均为,“,1,”,，即,P,3,P,2,P,1,G,0,=1,。,由此，可得,G,N,的表达式为：,G,N,=G,3,+P,3,G,2,+P,3,P,2,G,1,+P,3,P,2,P,1,G,0,四位一组的,组进位传递函数,P,N,为,“,1,”,的条件为：,（,1,）,X,3,，,Y,3,中有一个为,“,1,”,。,（,2,）,同时,X,2,，,Y,2,中有一个为,“,1,”,。,（,3,）,同时,X,1,，,Y,1,中有一个为,“,1,”,。,（,4,）,同时,X,0,，,Y,0,中有一个为,“,1,”,。,依此，可得,P,N,的表达式为,P,N,=P,3,P,2,P,1,P,0,C,n+X,=G,N0,+P,N0,C,n,=G,0,+P,0,C,n,=,N0 N0,+,N0 n,C,n+Y,=G,N1,+P,N1,G,N0,+P,N1,P,N0,C,n,=G,N1,+P,N1,(G,0,+P,N0,C,n,),=,N1,(,N1,+,N0,P,N0,C,n,),=,N1 N1,+,N1 N0 N0,+,N1 N0 n,C,n+Z,=G,N2,+P,N2,G,N1,+P,N2,P,N1,G,0,+P,N2,P,N1,P,N0,C,n,=G,N2,+P,N2,(G,1,+P,1,(G,N0,+P,N0,C,n,),=,N2,(,N2,+,N1,(,N1,+G,N0,+P,N0,C,n,),=,N2 N2,+,N2 N1 N1,+,N2 N1 N0 N0,+,N2 N1 N0 n,把第,0,片,ALU,向第,片、第,片向第,片、第,片向第,片传送的进位分别命名为,C,n+X,、,C,n+Y,、,C,n+Z,。,把第,0,片,ALU,向第,片、第,片向第,片、第,片向第,片的进位传递表示为,P,N0,、,P,N1,、,P,N2,。,G,N0,、,G,N1,、,G,N2,也是同理。,和,74181,型,ALU,连用的超前进位产生电路,图中已把,P,N0,，,P,N1,，,P,N2,，,G,N0,，,G,N1,，,G,N2,分别用,P,0,，,P,1,，,P,2,，,G,0,，,G,1,，,G,2,表示。,16,位快速,ALU,