第1讲CMOS数字电路课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,sunwq,*,/39,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,3,章,CMOS,门电路,孙卫强,第 3 章 CMOS门电路孙卫强,2,/32,继电器逻辑电路,20,世纪,30,年代，贝尔实验室第一部二进制加法器,(1937),和后来的复数运算器,(1940),，采用继电器逻辑（,Relay Logic,）,输入,A,输入,B,输出,高,高,高,高,低,低,低,低,低,低,高,低,2/32继电器逻辑电路20世纪30年代，贝尔实验室第一部二进,3,/39,简单的回顾,按照使用器件技术的不同，数字逻辑电路可以分为：,继电器逻辑电路：,RL,逻辑电路,双极型晶体管电路：,TTL,逻辑电路，,ECL,电路,单极型,MOS,电路：,NMOS,，,PMOS,和,CMOS,等,常用的是,TTL,和,CMOS,电路,本世纪,80,年代开始，,CMOS,逐渐取代,TTL,，成为集成电路的主导技术,3/39简单的回顾按照使用器件技术的不同，数字逻辑电路可以分,4,/39,内容提要,半导体和,PN,结,MOS,晶体管,CMOS,门电路,双极型逻辑和,TTL,电路,4/39内容提要半导体和PN结,5,/39,半导体材料硅,(Si),硅的晶格结构,硅的晶格结构（平面图）,5/39半导体材料硅(Si)硅的晶格结构硅的晶格结构（平面图,6,/39,半导体材料硅,(Si),VCC,电子移动方向,电流方向,硅的晶格结构,硅的晶格结构（平面图）,6/39半导体材料硅(Si)VCC电子移动方向电流方向硅的晶,7,/39,半导体的掺杂,半导体中参与导电的实体,载流子,(Carrier),电子,空穴,通过改变载流子的数量，可以改变半导体的导电特性,P,型掺杂,P,：,Positive,加入三价元素杂质，例如硼或者铟,增加空穴的数量,N,型掺杂,N,：,Negative,加入五价元素杂质，例如磷、砷或锑,增加自由电子的数量,7/39半导体的掺杂半导体中参与导电的实体载流子(Carr,8,/39,P,型半导体,B,多余的空穴,掺杂以后的半导体依旧是电中性（不带电）的,8/39P型半导体B多余的空穴掺杂以后的半导体依旧是电中性（,9,/39,N,型半导体,P,多余的电子,掺杂以后的半导体依旧是电中性（不带电）的,9/39N型半导体P多余的电子掺杂以后的半导体依旧是电中性（,10,/39,P-N,结,(P-N Junction),耗尽层,10/39P-N结(P-N Junction)耗尽层,11,/39,P-N,结的导电特性,VCC,当,PN,结两端加上正向偏置电压时，,PN,结表现出很小的电阻，处于导通状态,11/39P-N结的导电特性VCC当PN结两端加上正向偏置电,12,/39,P-N,结的导电特性,VCC,当,PN,结两端加上反向偏置电压时，,PN,结表现出很大的电阻，处于截至状态,PN,结具有单向导电特性。,12/39P-N结的导电特性VCC当PN结两端加上反向偏置电,13,/39,二极管和三极管,N,类型半导体,P,类型半导体,二极管,三极管,双极型晶体管,命名的由来,两种载流子参与导电。,e,c,b,NPN,PNP,13/39二极管和三极管N类型半导体P类型半导体二极管三极管,NPN BJT,导通示意图,14,/39,en.wikipedia.org/wiki/Bipolar_junction_transistor,NPN BJT导通示意图14/39en.wik,15,/39,部分小结,本征半导体,半导体掺杂,(P,型掺杂、,N,型掺杂,),P-N,结,双极型器件,(,二极管,/,三极管,),15/39部分小结本征半导体,16,/39,内容提要,半导体和,PN,结,MOS,晶体管,CMOS,门电路,双极型逻辑和,TTL,电路,16/39内容提要半导体和PN结,17,/39,MOS,晶体管结构,PMOS,晶体管,n+,n+,p,类型基底,p+,p+,n,类型基底,NMOS,晶体管,Source:,源极,Gate:,栅极,Drain:,漏极,17/39MOS晶体管结构PMOS晶体管n+n+p类型基底p,18,/39,MOS,晶体管工作原理,以,NMOS,晶体管为例,V,gs,0,源极,(S),栅极,(G),漏极,(D),V,gs,V,ds,p,类型基底,18/39MOS晶体管工作原理以NMOS晶体管为例 Vgs,19,/39,MOS,晶体管符号,栅极,源极,漏极,栅极,(gate),源极,(source),漏极,(drain),V,gs,V,gs,N,沟道,MOS,管,P,沟道,MOS,管,+,-,+,-,Tips,：栅极和另外两个极之间没有什么联系。但是栅极和源、漏极之间有电容耦合，,在高速电路中会产生功耗。,19/39MOS晶体管符号栅极源极漏极栅极(gate)源极(,由其他材料构成的场效应管(FET),Amorphous silicon(,无定形硅,),Polycrystalline silicon,(,多晶硅,),Organic semiconductors,(,有机半导体,),H.Sirringhaus,Materials and Applications for Solution-Processed Organic Field-Effect Transistors,Proc.IEEE,pp.,1570-1579,2009,H.Sirringhaus,Device Physics of Solution-Processed Organic Field-Effect Transistors,Adv.Mater.2005,17,24112425,20,/39,由其他材料构成的场效应管(FET)Amorphous sil,21,/39,内容提要,半导体和,PN,结,MOS,晶体管,CMOS,门电路,双极型逻辑和,TTL,电路,21/39内容提要半导体和PN结,22,/39,CMOS,电路,CMOS:Complementary MOS,，互补,MOS,用,NMOS,和,PMOS,用互补的方式共用，就形成,CMOS,。,NMOS,晶体管和,PMOS,晶体管总是成对出现，状态互补。,常用,CMOS,门电路,反相器,/,与非门,/,或非门,/,与或非门,/,或与非门,22/39CMOS电路CMOS:Complementary,23,/39,CMOS,反相器,23/39CMOS反相器,24,/39,CMOS,反相器的开关模型,24/39CMOS反相器的开关模型,25,/39,CMOS,反相器的另一种表示法,25/39CMOS反相器的另一种表示法,26,/39,CMOS,与非门,26/39CMOS与非门,27,/39,CMOS,与非门的开关模型,27/39CMOS与非门的开关模型,28,/39,更多输入的,CMOS,与非门,它的开关模型？,门的数量和输入的关系？,28/39更多输入的CMOS与非门它的开关模型？,29,/39,更多。,29/39更多。,30,/39,CMOS,与门,30/39CMOS与门,31,/39,CMOS,或非门,CMOS,的或门如何得到？,31/39CMOS或非门CMOS的或门如何得到？,32,/39,CMOS,非反相器,32/39CMOS非反相器,33,/39,CMOS,与或非门（,AOI,门）,用一级的延迟实现二级逻辑（与,-,或，或,-,与），在设计中比较有用。,33/39CMOS与或非门（AOI门）用一级的延迟实现二级,34,/39,CMOS,逻辑系列,标识一类,CMOS,器件（一个,CMOS,逻辑系列）,-mmFAMnn,，其中,mm:74/54,，表示民用或军用,FAM,：系列助记符，例如,HCT,，,AHC,等,nn,：功能描述代码,74HC30/74HCT30/74AHC30,等均表示,8,输入与非门,HC/HCT,High Speed CMOS,High Speed CMOS,TTL compatible,VHC/VHCT(80,s-90,s),Very High Speed CMOS,Very High Speed CMOS,，,TTL compatible,34/39CMOS逻辑系列标识一类CMOS器件（一个CMOS,35,/39,内容提要,半导体和,PN,结,MOS,晶体管,CMOS,门电路,双极型逻辑和,TTL,电路,35/39内容提要半导体和PN结,36,/39,TTL,反相器,36/39TTL反相器,37,/39,其它的,TTL,门电路,TTL,与非门电路,TTL,或非门电路,TTL,与或非门电路,TTL,异或门电路,37/39其它的TTL门电路TTL与非门电路TTL或非门电路,38,/39,TTL,逻辑系列,74S,系列,74LS,系列,74AS,系列,74ALS,系列,74F,系列,38/39TTL逻辑系列74S系列,39,/39,TTL,和,CMOS,电路的接口,需要考虑的因素,噪声容限,扇出,电容负载,高态直流,噪声容限,低态直流,噪声容限,39/39TTL和CMOS电路的接口需要考虑的因素高态直流低,40,/39,小结,半导体和,PN,结,MOS,晶体管,CMOS,门电路,双极型逻辑和,TTL,电路,40/39小结半导体和PN结,作业,阅读,Digital,Design,Principle,and Practice,中有关,CMOS,晶体管门电路的章节,阅读,数字电子技术基础,中有关,TTL,反相器电路结构和工作原理的章节,41,/39,作业阅读Digital Design Principle a,