制程与不良品分析流程版本课件

按一下以編輯母片標題樣式,按一下以編輯母片文字樣式,第二層,第三層,第四層,第五層,*,AMBIT Microsystems Corporation,Chip R/C,製程與原材不良分析流程,Prepared by:,Hao-Yung(Josh)Chao,Chip R/C 製程與原材不良分析流程Prepared b,1,Outline,Chip Capacitor構造與製造流程,Chip Resistor構造與製造流程,信賴性測試項目,PCB Pad 設計 vs.,鋼版開孔設計,Chip R/C不良原因分析魚骨圖,Chip R/C爬錫不良模式定義,Chip R/C不良來源及改善方法,Chip R/C原材不良分析流程,Conclusion,電鍍流程簡介,OutlineChip Capacitor構造與製造流程Ch,2,Chip Capacitor構造,D,C1,C2,C3,C4,A,Capacitance Equation:,(F/m),介電材料於外加電壓後,晶格內正電荷和負電荷背離移動,造成電雙極現象.,cubic,Deform,Chip Capacitor構造DC1ACapacitanc,3,每一層電極交錯長度誤差不可大於,10 Microns,.,陶瓷基板為介電材料加上少許稀土元素,Example:,BaTiO,3,+RuO,2,(藍色),內部電極可分為兩系列:,貴重金屬:,Ag/Pd,Base Metal:,Ni,外部電極 I 為,Ag,或,Cu,.,如果外部電極為Cu,則不可在空氣下燒結,因,Cu在空氣環境中加熱易氧化產生CuO,故須,於大氣壓10,-6,10,-7,Torr間生產.,Chip Capacitor材料及結構,5 micros,2030 micros,每一層電極交錯長度誤差不可大於10 Microns.Chip,4,精密陶瓷的製造流程係先將介電材料粉體與黏結劑、,分散劑、塑化劑等有機物攙配成漿料後，藉黏結劑作,用使粉體能聚集在一起，而形成有足夠強度的生胚薄,片，後續再經刮刀成型、燒結及品檢等製程後，即為,精密陶瓷基板，成為被動電子元件的主要基材。,Chip Capacitor製造流程,陶瓷基板成型流程:,精密陶瓷的製造流程係先將介電材料粉體與黏結劑、Chip Ca,5,Chip Capacitor製造流程,製粉調漿,Milling,測試,&包裝,Testing&Taping,端電極沾附,Termination,燒結,Sintering,切割,Cutting,印刷&疊層&壓合,Printing&Stacking&lamination,薄帶成型,Tape casting,Chip Capacitor製造流程製粉調漿測試&包裝端電極,6,Chip Resistor 構造,Structure,1.Ceramic substrate,(Al,2,O,3,),0.3 m,m,2.Top termination,(Ag-Pd),11 m,3.Bottom termination,(Ag-Pd or Ag),11 m,4.,Resistive layer,(RuO,2,),11 m,5.Glass layer,(SiO,2,),11 m,6.Trimming cut,7.Protective layer,(epoxy),25 m,8.End termination,(Ag-Pd or Ag or Ni-Cr),0.050.2,m,9.Diffusion barrier,(Ni),8 m,10.Solder plating,(Sn),8 m,網印Resistive layer的厚度及精準度為25+/-4um.,Chip Resistor 構造Structure,7,Chip resistor 製造流程,RAW Materials,IQC,Primary,Electrode Printing,Drying,Resistor,Body Printing,In-process,Inspection,Laser,Trimming,In-process,Inspection,Over coating Printing,In-process,Inspection,Drying,Drying,Marking,Drying,Firing,In-process,Inspection,Drying,Firing,In-process,Inspection,“B”Break,In-process,Inspection,Electrode,Ni-Plating,Sputtering,Electrode,Tin-Plating,In-process,Inspection,Testing&Packaging,FQC,Stock,In-process,Inspection,“A”Break,(CB)Back-side,Electrode printing,Drying,Secondary,Electrode Printing,Magnetic,screen,In-process,Inspection,Firing,Firing,Laser切割是整排先量再切,切完後再量其電阻值.,Chip resistor 製造流程RAW Material,8,Chip Capacitor信賴性試驗,Chip Capacitor信賴性試驗,9,Chip Resistor信賴性試驗,Chip Resistor信賴性試驗,10,Testing substrate:,Bending Test,Testing substrate:Bending Test,11,PCB Pad 設計 vs.,鋼版開孔設計,(0402 Chip),A=pad to pad 外距長,B=pad長,C=pad寬,D=pad to pad內距長,b=開孔pad長,c=開孔pad寬,d=開孔pad to pad內距長,e=半圓直徑長(1/3)*C,f=半圓直徑長(1/3)*b,A,D,C,B,d,f,e,b,c,PCB Pad 設計 vs.鋼版開孔設計A=pad to,12,Model of Chip R/C Solder Wetting,Good Poor Solder Cold Solder Dewetting,Reflow temp.,175183,o,C,183,o,C,Final,Chip is pushed up Unequal solder wetting balance,Lift up Tension,No intermetallic compound layer,h,Small pad可能導致零件歪斜和焊接點強度降低.,=Aperture間距大於Pad間距易產生墓碑,.,常見Pad及鋼版設計潛在Tradeoff:,17,3.Material Issue,component,contamination,造成,Root Cause:,1.鍍液殘留造成腐蝕,2.鍍液成份不佳,2.鍍膜面污染,酸化(氧化),3.鍍膜厚度不足,4.鍍膜厚度不均勻(兩邊電極厚度不一易產生tombstone),A.電極端鍍層不良,B.外觀不良,吃錫不良,零件端呈暗黑色,且不吃錫,EDX顯示Fe於Ni,鍍層含量過高,Cu,Ni,Sn,錫層厚度不,足,吃錫不良,允收標準:,根據進貨尺寸檢驗標準,及電容值驗收標準判定,3.Material Issuecomponent 造成Ro,18,認 識 電 鍍,陰極棒,1.入料,2.酸洗槽,3.水洗槽,4.鍍鎳槽,5.水洗槽,6.預鍍槽,7.鍍錫槽,8.水洗槽,9.中和槽,10.水洗槽,11.熱水槽,12.出料,電鍍(electroplating)-,是一種電沉積過程,利用電解體在電極沉積金屬,小型物Chip,R/C主要使用滾桶電鍍.,Chip R/C端電極電鍍流程:,弱酸處理(3%,H,2,SO,4,),90sec,去除氧化層及增加表面粗糙度,表面髒污洗淨,30sec,NiSO,4,NiCl,2,H,3,BO,3,ph=4.0,55,o,C,Na,3,PO,4,鹼性,P含量25%,5055,o,C(酸性錫槽),P含量12%(中性錫槽),每日須更換12 回,中和之目的:,a.中和錫槽酸性殘留物,b.防止鍍錫表面變色泛黃,將鍍鎳液洗去,30 sec,成份同鍍錫槽,但濃度較低,避免水洗槽殘液稀釋鍍錫槽,將中和液洗去,以免污染熱水槽,須使用純水,50,+,10,o,C,將鍍錫液洗去,以免鍍錫液腐,蝕鍍膜,乾燥方式可有:,a.熱風,b.遠紅外線,c.離心機,酸性浴&中性浴,Sn SO,4,電阻 Epoxy Paste,電容 BaTiO,3,電感 Fe,3,O,4,不耐酸,採用中性浴,手動 or.自動,導 電 球,不銹鋼上鍍Ni及Sn,認 識 電 鍍陰極棒1.入料2.酸洗槽3.水洗槽4.鍍鎳槽5,19,一.鍍浴的成份及其功能,:,金屬鹽,：提供金屬離子之來源如硫酸鎳,NiSO,4,.,導電鹽及陽極溶解助劑,:陽極有時會形成鈍態膜，不易補充金屬離，則需加陽極溶解助劑。,例如鍍鎳時加氯鹽,NiCl,2,.,緩衝劑,:電鍍條件通常有一定pH值範圍，防止pH值變動加緩衝劑，尤其是中性鍍浴(pH58),PH值控制更為重要.常見,調節PH值的緩衝劑為H,3,BO,3,.,鍍層性質改良添加劑,:例如小孔防止劑、硬度調節劑、光澤劑等改變鍍層的物理化學特性之添加劑.,潤濕劑,:一般為界面活性劑又稱去孔劑.,二.鍍浴的準備,a.將所需的電鍍化學品放入在預備糟內與水溶解。,b.去除雜質。,C.用過濾器清除浮懸固體，倒入一個清潔電鍍槽內。,d.鍍浴調整，如pH值、溫度、表面張力、光澤劑等。,e.用低電流電解法去除雜質。,一.鍍浴的成份及其功能:,20,(1),鍍液組成,：對鍍層結構影響最大，例如氰化物 鍍浴或複鹽鍍浴的鍍層，要比酸性單,鹽的鍍層細,緻。其他如光澤劑等添加劑都影響很大。,(2),電流密度,：,電流密度提高某一限度時，氫氣會大量析出，電流效率低，產生陰極極化,作用，樹枝,狀結晶將會形成。,(3),鍍,浴溫度,：,溫度升高，極化作用下降，使鍍層結晶粗大，可提高電流密度來抵消。,(4),浴 電 壓,：依浴組成、極面積、極距、攪拌、電流密度等而不同，必須實測之。滾桶,電鍍較一般電鍍的電阻大、陽極面積小、電流密度小，因而使用高濃度浴,或提高導電鹽的濃度，普通電壓為912V，亦有高至15V。,(5),液的淨化,：,陽極泥、沈碴等雜質會影響鍍層如麻點、結瘤、粗糙的表面，也會降低鍍,層之防蝕能力，所以必須經常過,濾,或連續,性過,濾,固體粒子。,淨化主要有下,列四種：(a)利用濾材過濾固體粒子(b)利用活泩碳和過濾去固體粒子和有,機物(c)利用弱電解除去金屬不純物(d)利用置換、沈澱、調整PH等化學方,法，去特殊的不純物。,(6),攪 拌,：可防止氫氣停滯件表面形成針孔，一般攪拌可得到較細緻鍍層，但鍍浴需,過濾清潔，否則雜,質因攪拌而染鍍件表面產生結瘤或麻點等缺點。,可利用,空氣攪拌、陰極移動、鍍液循環等方式進行操作。,電鍍影響因素,(1)鍍液組成：對鍍層結構影響最大，例如氰化物 鍍浴或複鹽鍍,21,4.Mounting Misalign,不良品定義:,偏移量大於50%元件焊端,寬度或大於50%pad寬度,形成原因:,置件偏移,零件超出pad,零件在trace線路上造成短路,零件偏移D50%W 或D50%P,4.Mounting Misalign不良品定義:偏移量大,22,5.Trace&Pad Interaction,Large temperature difference,Thermal unbalance,和pad連接的trace如果在兩端不對稱,易造成墓碑或偏移,Vias or Plated thru-holes:,因錫膏的毛細現象,via會搶pad上的錫,造成錫少或空焊,Design techniques to avoid,Design techniques that work,解決方法:,限制trace數量,減少錫遷移,對稱設計,降低零件轉動可能,禁止pad上有via或Plated thru-holes,5.Trace&Pad InteractionLarge,23,6.Solder Mask Design-1,Solder Mask Materials:,Dry film laminate(34 mils),Screened wet film(0.69 mils),Photoimagable liquid solder mask(0.66 mils),Misregistration of solder mask,artwork or wet film solder mask,slump can obscure or contaminate,a pad surface causing excessive,solder balls or defective solder,joints.,Note:目前Ambit使用PCB的綠漆厚度約為 0.6 mil.,6.Solder Mask Design-1Solder M,24,6.Solder Mask Design-2,Over thickness 2 mils=Detectable tombstone,Improvement:,使用厚度小於2 mils的綠漆,去除pad間的綠漆,排除墓碑,的機會,6.Solder Mask Design-2Over thi,25,7.Component Orientation and Location,IC long axis/reflow direction,Chip long axis reflow direction,IDEA DESIGN,Consideration of Stress Distribution,a.Corner have the greatest deflection and stress,b.Suggest at least 0.5mm away from the board edge,High stress areas for mounting and depaneling,High stress areas for handling,Tab shearing stress,Pre-routed corners to minimize defects,12mil,12mil,At least 0.5 mm,7.Component Orientation and L,26,8.Thermal vs.Mechanical Damage,Thermal damage,對chip RLC而言,thermal造成的crack現象很少見,修護是造成 chip RLC 零件thermal shock damage主要過程,Crack通常位於上表面且為單一crack.,Pick and place machine damage,Bottom centering damage-少見,Top centering and vacuum pick-up bit damage-常見,Internal centering Damage-無法從外觀看出,Post solder handling damage-板彎造成,8.Thermal vs.Mechanical Dama,27,Vacuum pick-up bit and top centering damage,Internal centering Damage due to centering jaw force,過大Z軸置放力造成,Damage不明顯,MLCC的,損壞通常位於表層或,內部電極,外觀為圓形或半月形,Centering jaw force concentration,(舊式置件機),Resulting visible top surface cracks,Impact fractures are typically located,1015mils from the top surface hidden,under the termination.,Internal crack does not fail quickly,because there are no cracks that propagate,to the surface which allows entry of,external contaminants such as moisture,or flux.,Vacuum pick-up bit and top cen,28,Post solder handling damage,1.板彎造成crack的起始點通常位於上/下陶瓷和電極端介面處,Capacitor,Resistor,電阻是由一片陶瓷切割而成,其邊角較電容銳利,銳利邊角對板彎較敏感,因較,大應力集中於邊角,2.外力造成的chip撞損情形,force,force,零件整顆飛走,Chip本體受損,焊錫和電極端留在pad上,Thin chip capacitors(0603,0805&1206),Land pattern,Crack,Solder,Board,(c),Post solder handling damage 1.,29,V-cut 造成之Crack,Chip mounting close to board separation point,Magnitude of stress,1,2,3,4,5,1,2,3,4,5,Perforation,Slit,不良照片:,Ambits Rule:,零件距V-cut邊至少 0.5 mm,V-cut 造成之Crack Chip mounting c,30,Hi-Pot 造成之Crack,Hi-Pot 造成之Crack,31,Chip R/C不良原因分析魚骨圖,人為因素,機器因素,材料因素,外力造成,程式座標錯誤,原材氧化,置件參數設定錯誤,Pad設計不佳,錫膏選用錯誤,鋼版開孔設計不良,鋼版厚度不對,迴焊參數設定不佳,原材Crack,印刷治具支撐不良,設計因素,零件包裝不良,Trace設計問題,零件位置設計不良,鋼版損毀或架設不當,膠帶阻塞鋼版,修護不良造成,元件與Pad搭配不良,手擺置件,高速機,泛用機治具支撐不良,對流風速設定過大,鏈條平衡度不佳,爐內異物引發,吸嘴真空值不佳,Clamp做動不佳,印刷偏移,PCB平整性不佳,鍍層不良,Chip R/C不良原因分析魚骨圖人為因素機器因素材料因素外,32,Chip R/C原材不良分析流程,不良品,電極端,有無沾錫,零件外觀,有無Crack,電極端是否有,剝落污黑現象,焊錫面是否,粗糙不平整,No,Yes,Yes,Yes,No,原材問題,Yes,No,No,非原材,不 良,Yes,置件是否,下壓太深,No,Yes,調整機,台參數,Note:,1.此原材不良分析只針對SMT階段發現不良之處理,2.非原材不良請參考各問題分析流程圖,零件有,無變形,No,No,熱風220,o,C,15秒,是否爬錫,調整製,程參數,No,No,Support,有無問題,Yes,調 整,Support,是否為,bending造成,Yes,檢查並,改善製程,No,是否為,裂片造成,Yes,1.作業方式錯誤,2.Layout問題,Yes,破壞性分析,尺寸是否,在Spec內,Yes,允收,No,阻值or電容值,是否在Spec內,No,內電極,是否露出,No,Yes,Yes,Yes,PCB上之其他零件,是否有相同不良,Yes,主代用料或不同,Lot之交叉驗證,焊錫性是否相同,1.錫膏問題,2.Pad污染,3.製程參數不佳,1.錫膏問題,2.Pad污染,3.製程參數不佳,No,No,Chip R/C原材不良分析流程電極端零件外觀電極端是否有焊,33,破 壞 性 分 析 方 法,可能為原材,不良之不良品,EDX,1.表面元素分佈,2.IMC層判定,3.氧化程度分析,1,2,3,4,Wetting Balance,1.Wetting Time,2.Wetting force,3.焊錫性分析,FTIR,1.表面異物分析,2.有機殘留物判定,Cross-section,Analysis,1.檢驗IMC,2.檢驗 void,3.檢驗焊接形狀,4.Via hole內層短路,5.檢驗Crack,6.檢驗原材封裝不良,7.爆板/popcorn,破 壞 性 分 析 方 法可能為原材 EDX,34,Conclusion,產品設計趨向於縮小化,Chip類元件也發展出0201尺寸元件,未來勢必造成對生產製造精準度及製程方法的挑戰.,Chip R/C元件為用量最大之零組件,控制其不良率有助於整體,良率的提升.,常見Chip R/C原材不良問題為電極端焊錫性不佳和零件Crack,現象,請依照Chip R/C不良分析流程處理.,Conclusion產品設計趨向於縮小化,Chip類元件也發,35,