资源描述
时序逻辑电路习题时序逻辑电路习题一、时序逻辑电路的基本概念一、时序逻辑电路的基本概念 二、一般时序逻辑电路的分析和设计二、一般时序逻辑电路的分析和设计三、寄存器和移存器三、寄存器和移存器四、计数器四、计数器六、习题讲解六、习题讲解五、序列码发生器和顺序脉冲发生器五、序列码发生器和顺序脉冲发生器8/6/20241第六章 时序逻辑电路时序逻辑电路习题一、时序逻辑电路的基本概念 二、一般时序逻辑6.86.2 例例1 6.12(1)6.4 例例2 6.3 6.17 6.22(b)6.25(1)(2)6.40 6.35(1)8/6/20242第六章 时序逻辑电路6.86.2 例1 6.12(1)6.4 例2 6.3 6一、时序逻辑电路的基本概念一、时序逻辑电路的基本概念 1.定义定义 2.结构特点结构特点 (1)电路由组合电路和存储电路构成，含记忆电路由组合电路和存储电路构成，含记忆元件；元件；(2)电路中含有从输出到输入的反馈回路；电路中含有从输出到输入的反馈回路；3.功能描述功能描述 状态转移表；状态转移图；功能表；状态转移表；状态转移图；功能表；表达式表达式；卡诺图；电路图；波形图卡诺图；电路图；波形图 节目录节目录8/6/20243第六章 时序逻辑电路一、时序逻辑电路的基本概念 1.定义 2.结构特点 二、一般时序逻辑电路的分析和设计二、一般时序逻辑电路的分析和设计1.1.分析步骤分析步骤 组合电路、存储电路组合电路、存储电路 (1)(1)分析电路结构分析电路结构 输入信号输入信号X X、输出信号、输出信号Z Z(2)(2)写出四组方程写出四组方程 时钟方程时钟方程 各触发器的激励方程各触发器的激励方程 节目录节目录8/6/20244第六章 时序逻辑电路二、一般时序逻辑电路的分析和设计1.分析步骤 组合电各触发器的次态方程各触发器的次态方程 电路的输出方程电路的输出方程(3)(3)作状态转移表、状态转移图或波形图作状态转移表、状态转移图或波形图(4)(4)电路的逻辑功能描述电路的逻辑功能描述 作状态转移表时，先列草表，再从初态作状态转移表时，先列草表，再从初态(预置状预置状态或全零状态态或全零状态)按状态转移的顺序整理。按状态转移的顺序整理。节目录节目录8/6/20245第六章 时序逻辑电路各触发器的次态方程 电路的输出方程(3)作状态转移表、2.设计步骤设计步骤 (1)根据要求，建立原始状态转移表或原始状根据要求，建立原始状态转移表或原始状态转移图；态转移图；输入输入/出变量个数；出变量个数；状态间的转换关系（输入条件、输出要求）状态间的转换关系（输入条件、输出要求）状态个数；状态个数；节目录节目录8/6/20246第六章 时序逻辑电路2.设计步骤 (1)根据要求，建立原始状态转移表或原(2)化简原始状态转移表（状态简化或状态合并）；化简原始状态转移表（状态简化或状态合并）；进行顺序比较，作隐含表进行顺序比较，作隐含表作状态对图作状态对图进行关联比较进行关联比较作最简状态转移表作最简状态转移表a.a.列出所有的等价对。列出所有的等价对。b.b.列出最大等价类。列出最大等价类。c.c.进行状态合并，并列出最简状态表。进行状态合并，并列出最简状态表。节目录节目录8/6/20247第六章 时序逻辑电路(2)化简原始状态转移表（状态简化或状态合并）；(4)(4)选定触发器类型并根据二进制状态转移表选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；激励函数和电路的输出函数；(6)(6)作作逻辑电路路图。(3)进行状态编码（也称状态分配）；进行状态编码（也称状态分配）；(5)(5)自启自启动性性检查；节目录节目录8/6/20248第六章 时序逻辑电路(4)选定触发器类型并根据二进制状态转移表（或称编码后的状态三、寄存器和移存器三、寄存器和移存器1.寄存器和移存器电路结构特点寄存器和移存器电路结构特点2.MSI移存器的功能及其典型应用移存器的功能及其典型应用(1)74194的简化符号、功能表的简化符号、功能表(2)用用74194实现串并行转换实现串并行转换四、计数器四、计数器1.1.由由SSI构成的二进制计数器的一般结构构成的二进制计数器的一般结构(1)同步计数器同步计数器(2)异步计数器异步计数器节目录节目录8/6/20249第六章 时序逻辑电路三、寄存器和移存器1.寄存器和移存器电路结构特点2.MSI移2.2.MSI二进制、十进制计数器二进制、十进制计数器 3.3.任意进制计数器任意进制计数器 (1)用触发器和逻辑门设计任意进制计数器用触发器和逻辑门设计任意进制计数器(2)用用MSIMSI计数器构成任意数器构成任意进制制计数器数器 (3)采用采用 MSIMSI任意任意进制制计数器数器 复复0 0法（利用复位端）法（利用复位端）置数法（利用置数控制端，并行置数法（利用置数控制端，并行输入端）入端）a.a.置最小数法置最小数法 b.b.预置预置0 0法法 c.c.置最大数法置最大数法 节目录节目录8/6/202410第六章 时序逻辑电路2.MSI二进制、十进制计数器 3.任意进制计数器(1)五、序列码发生器和顺序脉冲发生器五、序列码发生器和顺序脉冲发生器1.1.序列码发生器结构类型序列码发生器结构类型 2.2.计数型序列码发生器的设计（计数型序列码发生器的设计（已知序列码）已知序列码）3.3.移存型序列码发生器的设计（移存型序列码发生器的设计（已知序列码）已知序列码）4.4.顺序脉冲发生器的构成顺序脉冲发生器的构成(1)(1)输出端较多时：采用计数器和译码器输出端较多时：采用计数器和译码器(2)(2)输出端较少时：采用环形计数器输出端较少时：采用环形计数器节目录节目录8/6/202411第六章 时序逻辑电路五、序列码发生器和顺序脉冲发生器1.序列码发生器结构类型 2图图 P 6.8 六、习题讲解六、习题讲解6.8分析图分析图P6.8电路，画出其全状态转移图并说电路，画出其全状态转移图并说明能否自启动。明能否自启动。节目录节目录8/6/202412第六章 时序逻辑电路图 P 6.8 六、习题讲解6.8分析图P6.8电路，画解：解：(1)(1)分析电路结构分析电路结构(2)写出四组方程写出四组方程 时钟方程时钟方程 各触发器的激励方程各触发器的激励方程 各触发器的次态方程各触发器的次态方程 CPCP1 1=CP=CP2 2=CP=CP；CPCP3 3=Q=Q1 1K K2 2=1 =1 J1=1；Q2nK3=J3=1；Q3nJ2=；Q2nK1=节目录节目录8/6/202413第六章 时序逻辑电路解：(1)分析电路结构(2)写出四组方程 时钟方程 各电路的输出方程电路的输出方程 Qn+1=Qn+Q13 3 2 QnQn+1=Qn CP 2 3 2 QnQn+1=Qn+CP1 1 2 Qn(3)(3)作状态转移表、状态转移图作状态转移表、状态转移图(4)(4)电路的逻辑功能描述电路的逻辑功能描述 模模M=5M=5的计数器，具备自启动性。的计数器，具备自启动性。节目录节目录8/6/202414第六章 时序逻辑电路电路的输出方程 Qn+1=Qn+Q13Q3 Q2 Q1CP1(CP)CP2(CP)CP3(Q1)0 0 00 0 00 1 11 1 00 0 11 1 01 1 01 1 11 0 11 1 00 0 01 1 10 1 00 0 00 0 1 1 1 01 0 00 0 01 0 11 1 01 1 10 0 01 0 11 1 0图图P6.8P6.8的的状态转移表状态转移表节目录节目录8/6/202415第六章 时序逻辑电路Q3 Q2 Q1CP1(CP)CP2(CP)CP3Q3Q2Q1图图P6.8P6.8的的状态转移图状态转移图000偏离状态有效循环011001110101010100111节目录节目录8/6/202416第六章 时序逻辑电路Q3Q2Q1图P6.8的状态转移图000偏离状态有效循环016.2 试作出试作出101101序列检测器的状态图。该同步电序列检测器的状态图。该同步电路有一根输入线路有一根输入线X X，一根输出线，一根输出线Z Z，对应于输入，对应于输入序列序列101101的最后一个的最后一个“1”“1”，输出，输出Z=1Z=1，其余情况，其余情况下输出为下输出为“0”“0”。(1)101序列可以重叠，例如：序列可以重叠，例如：(2)101序列不可以重叠，例如：序列不可以重叠，例如：X：010101101 Z：000101001X：0101011010 Z：0001000010节目录节目录8/6/202417第六章 时序逻辑电路6.2 试作出101序列检测器的状态图。该同步电路有一根输(1)(1)解：解：输入变量为输入变量为X X、输出变量为、输出变量为Z Z；检测器XCPZ题题6.2(1)6.2(1)的示意图的示意图初态（没有序列信号输入时电路的状态）为初态（没有序列信号输入时电路的状态）为S S0 0,设设X X恰为恰为101101。状态个数的确定；状态个数的确定；节目录节目录8/6/202418第六章 时序逻辑电路(1)解：输入变量为X、输出变量为Z；检测器XCPZ题 状态间的转换关系状态间的转换关系S S2 2S S1 1S S0 01/00/01/1题题6.2(1)6.2(1)的状态转移图的状态转移图10101X/Z节目录节目录8/6/202419第六章 时序逻辑电路 状态间的转换关系S2S1S01/00/01/1题6.2(题题6.2(1)6.2(1)的原始状态转移图的原始状态转移图0/01/00/011100X/ZS S2 2S S1 1S S0 01/00/01/1节目录节目录8/6/202420第六章 时序逻辑电路题6.2(1)的原始状态转移图0/01/00/01110(2)(2)解：解：输入变量为输入变量为X X、输出变量为、输出变量为Z Z；检测器XCPZ题题6.2(2)6.2(2)的示意图的示意图初态（没有序列信号输入时电路的状态）为初态（没有序列信号输入时电路的状态）为S S0 0,设设X X恰为恰为101101。状态个数的确定；状态个数的确定；节目录节目录8/6/202421第六章 时序逻辑电路(2)解：输入变量为X、输出变量为Z；检测器XCPZ题 状态间的转换关系状态间的转换关系S S2 2S S1 1S S0 01/00/01/1题题6.2(2)6.2(2)的状态转移图的状态转移图10101X/Z节目录节目录8/6/202422第六章 时序逻辑电路 状态间的转换关系S2S1S01/00/01/1题6.2(题题6.2(2)6.2(2)的原始状态转移图的原始状态转移图0/01/00/011100X/ZS S2 2S S1 1S S0 01/00/01/1节目录节目录8/6/202423第六章 时序逻辑电路题6.2(2)的原始状态转移图0/01/00/01110例例1 试给出一个自动售饮料机的原始状态转移图。试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚五角或一元的硬币。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料，投投入一元五角硬币后机器自动给出一杯饮料，投入两元（两枚一元）硬币后，在给出饮料的同时入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。找回一枚五角的硬币。解：解：输入变量为输入变量为A A、B B，输出变量为，输出变量为Y Y、Z Z；取投币信号为输入变量，用取投币信号为输入变量，用A A、B B表示，给出饮料表示，给出饮料信号和找钱信号为输出变量，用信号和找钱信号为输出变量，用Y Y、Z Z 表示。表示。节目录节目录8/6/202424第六章 时序逻辑电路例1 试给出一个自动售饮料机的原始状态转移图。它的投币口每A A、B B为为1 1分别表示投入一枚一元硬币和一枚五分别表示投入一枚一元硬币和一枚五角硬币，为角硬币，为0 0表示未投入。表示未投入。Y Y、Z Z为为1 1分别表示给分别表示给出饮料和找回一枚五角硬币，为出饮料和找回一枚五角硬币，为0 0分别表示不分别表示不给饮料和不找回一枚五角硬币。给饮料和不找回一枚五角硬币。假定通过传感器产生的投币信号（假定通过传感器产生的投币信号（A=1A=1或或B=1B=1）在）在电路转入新状态的同时也随之消失。电路转入新状态的同时也随之消失。节目录节目录8/6/202425第六章 时序逻辑电路A、B为1分别表示投入一枚一元硬币和一枚五角硬币，为0表示未状态个数的确定；状态个数的确定；状态间的转换关系状态间的转换关系S S2 2S S1 1S S0 001/0001/0001/10例例1 1 的状态转移图的状态转移图AB/YZ节目录节目录8/6/202426第六章 时序逻辑电路状态个数的确定；状态间的转换关系S2S1S001/00例例1 1 的原始状态转移图的原始状态转移图00/0000/0010/00AB/YZS S2 2S S1 1S S0 001/0001/0001/1010/1000/0010/11节目录节目录8/6/202427第六章 时序逻辑电路例1 的原始状态转移图00/0000/0010/00AB/6.3 对下列原始状态转移表进行简化。对下列原始状态转移表进行简化。S(t)N(t)Z(t)XX0101AAB00BCA01CBD01DDC00表表 习题习题6.3-(1)6.3-(1)节目录节目录8/6/202428第六章 时序逻辑电路6.3 对下列原始状态转移表进行简化。S(t)N(t)Z(进行顺序比较，作隐含表进行顺序比较，作隐含表解：解：作状态对图作状态对图ABCDCBABCDCBADBC(a)(a)(b)(b)节目录节目录8/6/202429第六章 时序逻辑电路进行顺序比较，作隐含表解：作状态对图ABCDCBAB进行关联比较进行关联比较(c)(c)ABCDCBADBC作最简状态转移表作最简状态转移表a.a.列出所有的等价对。列出所有的等价对。b.b.列出最大等价类。列出最大等价类。c.c.进行状态合并，并列出最简状态表。进行状态合并，并列出最简状态表。BC BC、ADAD将将BCBC合并为状态合并为状态b b，ADAD合并为合并为a a，则，则BC BC、ADAD节目录节目录8/6/202430第六章 时序逻辑电路进行关联比较(c)ABCDCBADBC作最简状态S(t)N(t)/Z(t)X=0X=1aa/0b/0bb/0a/1习题习题6.3-(1)6.3-(1)的最简状态转移表的最简状态转移表节目录节目录8/6/202431第六章 时序逻辑电路S(t)N(t)/Z(t)X=0X=1aa/0b/0bb/0例例2 已知原始状态有已知原始状态有A、B、C、D、E、F、G、H，经画隐含表进行比较，得到等价状态对：，经画隐含表进行比较，得到等价状态对：AE、AC、AG、BF、CE、CG、EG。试问最简。试问最简状态转移表中有几个状态。状态转移表中有几个状态。解：最大等价类为：解：最大等价类为：ACEGACEG、BFBF、D D、H H所以最简状态转移表中有所以最简状态转移表中有4个状态。个状态。节目录节目录8/6/202432第六章 时序逻辑电路例2 已知原始状态有A、B、C、D、E、F、G、H，经画隐6.4 试画出用试画出用MSI移存器移存器74194构成构成8位串行位串行并并行码的转换电路（用三片行码的转换电路（用三片74194或两片或两片74194和一个和一个D触发器）。触发器）。解：解：(1)(1)用三片用三片74194构成。构成。节目录节目录8/6/202433第六章 时序逻辑电路6.4 试画出用MSI移存器74194构成8位串行并行码的题题6.4 图图1 串入串入节目录节目录8/6/202434第六章 时序逻辑电路题6.4 图1 串入节目录7/29/202334第六章题题6.4 8位串入位串入并出转换电路的状态转移表并出转换电路的状态转移表准备送数010CP7准备右移0110CP6准备右移01110CP5准备右移011110CP4准备右移0111110CP3准备右移01111110CP2准备右移01111111CP1准备送数110清0下一操作Q0M0 M1 D0Q1Q2Q3Q4Q5Q6Q7Q8D0D1D0D1D2D0D1D2D3D0D1D2D3D4D0D1D2D3D4D5D0D1D2D3D4D5D0D1D2D3D4D5D6D6D70000000CP811011111110准备右移0节目录节目录8/6/202435第六章 时序逻辑电路题6.4 8位串入并出转换电路的状态转移表准备送数010(2)(2)用两片用两片74194和一个和一个D触发器构成。触发器构成。题题6.4 图图2 串入节目录节目录8/6/202436第六章 时序逻辑电路(2)用两片74194和一个D触发器构成。题6.4 图2串入题题6.4 图图3 节目录节目录8/6/202437第六章 时序逻辑电路串入题6.4 图3 节目录7/29/202337第六章6.12 用四个用四个D触发器设计以下电路：触发器设计以下电路：(1)异步二进制加法计数器；异步二进制加法计数器；解：解：异步二进制加法计数器的异步二进制加法计数器的基本结构为基本结构为a.TFFa.TFF形式形式b.CP1=CP，CPi=Qi-1(上升沿触发)(i=2,3,n)节目录节目录8/6/202438第六章 时序逻辑电路6.12 用四个D触发器设计以下电路：解：异步二进制加法电路如下图所示。电路如下图所示。题题6.126.12电路图电路图节目录节目录8/6/202439第六章 时序逻辑电路电路如下图所示。题6.12电路图节目录7/29/2023396.17 写出图写出图P6.17电路的状态转移表及模长电路的状态转移表及模长M=?题题 P6.17 节目录节目录8/6/202440第六章 时序逻辑电路6.17 写出图P6.17电路的状态转移表及模长M=?题 解：由图知，解：由图知，7416174161的预置数为的预置数为 Q Q3 3Q Q2 211 11，预置，预置数控制端数控制端 L LD D 接接 Q Q1 1。电路先异步清零，则起始。电路先异步清零，则起始状态为状态为00000000，列状态转移表如下所示。，列状态转移表如下所示。nnn由状态转移表知，模长由状态转移表知，模长M=8，且具备自启动性。，且具备自启动性。节目录节目录8/6/202441第六章 时序逻辑电路解：由图知，74161的预置数为 Q3Q211，预置数控制CP个数个数Q3Q2Q1Q0LD000000100111201000301111410000510111611000711111800000题题 P6.17 状态转移表状态转移表节目录节目录8/6/202442第六章 时序逻辑电路CPQ3Q2Q1Q0LD00000010011120100CP个数个数Q3Q2Q1Q0LD0000 101001 1 10001 011001 1 10010 101011 1 10011 011011 1 1CP个数个数Q3Q2Q1Q0LD0100 101101 1 10101 011101 1 10110 101111 1 10111 011111 1 1续表续表续表续表节目录节目录8/6/202443第六章 时序逻辑电路CPQ3Q2Q1Q0LD0000 101001 1 106.22 试分析图试分析图P6.22(b)计数器的分频比为多少？计数器的分频比为多少？图图P6.22(b)节目录节目录8/6/202444第六章 时序逻辑电路6.22 试分析图P6.22(b)计数器的分频比为多少？图解：两片解：两片74161都处于计数状态都处于计数状态(P=T=1)，第，第1片片74161的预置数为的预置数为(1001)2，第，第2片片74161的预的预置数为置数为(0111)2，都使用置最小数法实现任意进，都使用置最小数法实现任意进制计数器。制计数器。对第对第1片片74161：M1=N1-9，M1=7对第对第2片片74161：M2=N2-7，M2=9两片两片74161采用异步级联方式，所以总模值采用异步级联方式，所以总模值M为为M=M1 M2=79=63即：即：fCP:fZ =63:1节目录节目录8/6/202445第六章 时序逻辑电路解：两片74161都处于计数状态(P=T=1)，第16.25 试用试用7490设计用设计用8421BCD编码的模编码的模7计数器。计数器。解：先把解：先把7490设计成设计成8421BCD输出的模输出的模10计数器计数器(1)用用R01、R02 作反馈端；作反馈端；(2)用用S91、S92 作反馈端。作反馈端。(1)用用R01、R02 作反馈端，即利用异步复作反馈端，即利用异步复0法，法，起跳状态为起跳状态为S7，即，即(0111)8421BCD，电路图如下，电路图如下所示。所示。节目录节目录8/6/202446第六章 时序逻辑电路6.25 试用7490设计用8421BCD编码的模7计数器。题题 6.25(1)图图节目录节目录8/6/202447第六章 时序逻辑电路题 6.25(1)图节目录7/29/202347第六章(2)用用S91、S92 作反馈端，即利用异步置最大数作反馈端，即利用异步置最大数法，起跳状态为法，起跳状态为SM-1，即，即S6，(0110)8421BCD，电，电路图如下所示。路图如下所示。题题 6.25(2)图图节目录节目录8/6/202448第六章 时序逻辑电路(2)用S91、S92 作反馈端，即利用异步置最大数法，起6.35 用用DFF设计设计移存型序列信号发生器，要求移存型序列信号发生器，要求产生的序列信号为产生的序列信号为(1)11110000；解：解：求触发器的级数求触发器的级数得得 n=3。列状态转移表列状态转移表M=8，由，由节目录节目录8/6/202449第六章 时序逻辑电路6.35 用DFF设计移存型序列信号发生器，要求产生的序列信111111模数状态转移路线Q1Q2Q3M=1取取n=4n=4，列状态转移表及相应，列状态转移表及相应D D1 1的值。的值。节目录节目录8/6/202450第六章 时序逻辑电路111111模数状态转移路线Q1Q2Q3M=1取n=4，Q4 Q3 Q2 Q1状态转移路线模数D1 1 1 1 10 1 1 1 00 1 1 0 00 1 0 0 00 0 0 0 01 0 0 0 11 0 0 1 11 0 1 1 11 1 1 1 1M=8节目录节目录8/6/202451第六章 时序逻辑电路Q4 Q3 Q2 Q1状态转移路线模数D1 求激励函数求激励函数D D1 1Q4Q3Q2Q1 010000111011110010110100D D1 1D1=Q4节目录节目录8/6/202452第六章 时序逻辑电路求激励函数D1Q4Q3Q2Q1 01000011画电路图画电路图题题 6.35 图图节目录节目录8/6/202453第六章 时序逻辑电路画电路图题 6.35 图节目录7/29/202353第六6.40 写出图写出图P6.40中中74161输出端的状态编码表及输出端的状态编码表及74151输出端产生的序列信号。输出端产生的序列信号。题题 P6.40节目录节目录8/6/202454第六章 时序逻辑电路6.40 写出图P6.40中74161输出端的状态编码表及解：解：74161采用复采用复0法，实现模法，实现模M=10的计数器，的计数器，其状态转移表如下所示：其状态转移表如下所示：74151输出端产生的序列信号为：输出端产生的序列信号为：1111000110，节目录节目录8/6/202455第六章 时序逻辑电路解：74161采用复0法，实现模M=10的计数器，其状态转移Q3 Q2 Q1 Q0状态转移路线状态转移路线F 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 11 1 0 0 01 1 0 0 10 1/0 0 1/0 0节目录节目录8/6/202456第六章 时序逻辑电路Q3 Q2 Q1 Q0状态转移路线F 0
展开阅读全文