微机原理(存储器系统)资料课件

衡量存储器的性能指标主要有三个：衡量存储器的性能指标主要有三个：4.1 4.1 概述概述容量容量:存储器系统的容量越大，表明其能够保存的信存储器系统的容量越大，表明其能够保存的信息量越多，相应计算机系统的功能就越强，因此存息量越多，相应计算机系统的功能就越强，因此存储容量是存储器系统的第一性能指标。储容量是存储器系统的第一性能指标。速度速度:存储器的存储器的存取速度存取速度相对于高速的相对于高速的CPUCPU总要慢总要慢1-21-2个数量级，这会影响到整个系统的工作效率。个数量级，这会影响到整个系统的工作效率。成本：成本：也是衡量存储器系统的重要性能指标。也是衡量存储器系统的重要性能指标。容量容量速度速度成本成本8/5/20241为了兼顾以上三个方面的指标为了兼顾以上三个方面的指标通常采用通常采用三级存储器结构三级存储器结构：其速度接近高速缓存的速度；其速度接近高速缓存的速度；其容量接近辅存的容量；其容量接近辅存的容量；位成本接近廉价慢速的辅存平均价格。位成本接近廉价慢速的辅存平均价格。本章重点介绍半导体存储器的工作原理、计本章重点介绍半导体存储器的工作原理、计算机主存的构成和工作过程、存储器的层次结构。算机主存的构成和工作过程、存储器的层次结构。高速缓冲高速缓冲存储器存储器主主存储器存储器辅助辅助存储器存储器8/5/202424.1.1 4.1.1 存储器分类存储器分类 1 1按构成存储器的器件和按构成存储器的器件和存储介质存储介质分类分类 按构成存储器的器件和存储介质主要可分为：按构成存储器的器件和存储介质主要可分为：磁芯存储器磁芯存储器、半导体存储器半导体存储器、光电存储器、磁膜、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。磁泡和其它磁表面存储器以及光盘存储器等。从五十年代开始，磁芯存储器曾一度成为从五十年代开始，磁芯存储器曾一度成为主主存储器存储器的主要存储介质。但从七十年代起，半导的主要存储介质。但从七十年代起，半导体存储器逐渐取代了磁芯存储器的地位。目前，体存储器逐渐取代了磁芯存储器的地位。目前，绝大多数计算机都使用的是半导体存储器。绝大多数计算机都使用的是半导体存储器。8/5/202432 2按存储器的按存储器的存取方式存取方式分类分类 按存取方式可分为按存取方式可分为随机存取存储器随机存取存储器、只读存储器只读存储器等等 (1)(1)随机存储器随机存储器RAM(Random Access Memory)RAM(Random Access Memory)随随机机存存储储器器(又又称称读读写写存存储储器器)是是指指通通过过指指令令可可以以随随机机地地对对各各个个存存储储单单元元进进行行读读和和写写，在在计计算算机机系系统统中中，主主存存储储器器大都采用随机存储器。大都采用随机存储器。按按照照存存放放信信息息的的方方式式不不同同，随随机机存存储储器器又又可可分分为为静静态态和和动动态态两两种种。静静态态RAM(SRAM)RAM(SRAM)是是以以双双稳稳态态元元件件作作为为基基本本的的存存储储单单元元来来保保存存信信息息，而而动动态态RAM RAM(DRAM)(DRAM)是是靠靠电电容容来来存存放放信信息息的的，使得这种存储器中存放的信息容易丢失，必须定时进行刷新。使得这种存储器中存放的信息容易丢失，必须定时进行刷新。8/5/20244(2)(2)只读存储器只读存储器ROM(ReadROM(Read-Only Memory)-Only Memory)只只读读存存储储器器是是一一种种对对其其内内容容只只能能读读出出不不能能写写入入的的存存储储器器。它它通通常常用用来来存存放放固固定定不不变变的的程程序序、汉汉字字字字型型库库、字字符符及及图图形形符符号号等等。由由于于它它和和读读写写存存储储器器分分享享主主存存储储器器的的同同一一个个地地址址空空间，故仍属于主存储器的一部分。间，故仍属于主存储器的一部分。随着半导体技术的发展，只读存储器也出现了不同的种类，随着半导体技术的发展，只读存储器也出现了不同的种类，如如可编程序只读存储器可编程序只读存储器PROMPROM(Programmable ROM)(Programmable ROM)；可擦除可编程只读存储器可擦除可编程只读存储器EPROMEPROM(Erasible(Erasible Programmable Programmable ROM)ROM)和和电可擦除可编程只读存储器电可擦除可编程只读存储器EEPROMEEPROM(Electric(Electric ErasibleErasible Programmable ROM)Programmable ROM)以及近年来发展起来的以及近年来发展起来的快擦型快擦型存储器存储器(Flash Memory)(Flash Memory)具有具有EEPROMEEPROM的特点。的特点。8/5/202453 3按在计算机中的按在计算机中的作用作用分类分类 按按在在计计算算机机中中的的作作用用可可以以分分为为主主存存储储器器(内存内存)、辅助存储器辅助存储器(外存外存)、缓冲存储器缓冲存储器等。等。主主存存储储器器速速度度高高，但但容容量量较较小小，每每位位价价格格较较高。高。辅存辅存速度慢，容量大，每位价格低。速度慢，容量大，每位价格低。缓缓冲冲存存储储器器用用在在两两个个不不同同工工作作速速度度的的部部件件之之间，在交换信息过程中起缓冲作用。间，在交换信息过程中起缓冲作用。8/5/202464.4.按掉电时所存信息是否容易丢失分类按掉电时所存信息是否容易丢失分类分成分成易失性易失性存储器和存储器和非易失性非易失性存储器。存储器。半导体存储器半导体存储器(DRAM(DRAM，SRAM)SRAM)，属易失性。，属易失性。磁带和磁盘等磁表面存储器，属非易失性。磁带和磁盘等磁表面存储器，属非易失性。8/5/20247 双极型半导体存储器双极型半导体存储器 MOSMOS存储器（静态、动态）存储器（静态、动态）主存储器主存储器 掩膜型只读存储器掩膜型只读存储器MROMMROM 可编程只读存储器可编程只读存储器PROMPROM 可擦除可编程只读存储器可擦除可编程只读存储器 (EPROM(EPROM，EEPROM)EEPROM)快擦型存储器快擦型存储器存储器存储器 磁盘磁盘(软盘、硬盘、盘组软盘、硬盘、盘组)存储器存储器 辅助存储器辅助存储器 缓冲存储器缓冲存储器随机存储器随机存储器(RAM)(RAM)只读存储器只读存储器(ROM)(ROM)磁带存储器磁带存储器光盘存储器光盘存储器8/5/20248地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储体存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路根据输入的地址编码来选中芯片内某个特根据输入的地址编码来选中芯片内某个特定的存储单元定的存储单元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片，控制读写操作选中存储芯片，控制读写操作4.1.2 4.1.2 存储器系统结构存储器系统结构8/5/202491.1.基本存储单元基本存储单元 一个基本存储单元可以存放一位二进制信息，其内部一个基本存储单元可以存放一位二进制信息，其内部具有两个相互对立的状态，并能够在外部对其状态进行识具有两个相互对立的状态，并能够在外部对其状态进行识别和改变。别和改变。2.2.存储体存储体 一一个个基基本本存存储储单单元元只只能能保保存存一一位位二二进进制制信信息息，若若要要存存放放MNMN个个二二进进制制信信息息，就就需需要要用用MNMN个个基基本本存存储储单单元元，它它们们按按一一定定的的规规则则排排列列起起来来，由由这这些些基基本本存存储储单单元元所所构构成成的的阵阵列列称称为为存存储储体体或或存存储储矩矩阵阵。如如8k88k8表表示示存存储储体体中中一一共共8K8K个存储单元，每个存储单元存放个存储单元，每个存储单元存放8 8位二进制数据。位二进制数据。810248=65536 810248=65536 基本存储单元基本存储单元 存储器系统由以下六部分组成：存储器系统由以下六部分组成：8/5/2024103 3地址译码器地址译码器 存储器系统是由许多存储单元构成的，存储器系统是由许多存储单元构成的，CPUCPU要要对某个存储单元进行读写操作时，必须先通过对某个存储单元进行读写操作时，必须先通过地址总线发出所需访问存储单元的地址码。地址地址总线发出所需访问存储单元的地址码。地址译码器的作用是接受地址信号并对它进行译码，译码器的作用是接受地址信号并对它进行译码，选中该地址码相对应的存储单元，以便对该单元选中该地址码相对应的存储单元，以便对该单元进行读写操作。进行读写操作。存储器地址译码有存储器地址译码有单译码单译码与与双译码双译码两种方式。两种方式。8/5/202411(2)(2)双译码双译码 在双译码结构中，将地址译码器分成在双译码结构中，将地址译码器分成行译码器行译码器(又叫又叫X X译码器译码器)和和列译码器列译码器(又叫又叫Y Y译码器译码器)两部分，两部分，行列选择线交叉处即为所选中的内存单元，这种方行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。式的特点是译码输出线较少。(1)(1)单译码单译码 单译码方式又称字结构，全部地址码只用一个单译码方式又称字结构，全部地址码只用一个电路译码，译码输出的选择线直接选中对应的电路译码，译码输出的选择线直接选中对应的存储单元。这一方式需要的选择线数较多，只存储单元。这一方式需要的选择线数较多，只适用于容量较小的存储器。适用于容量较小的存储器。8/5/202412译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码单译码双译码双译码地址译码电路地址译码电路单译码结构单译码结构(线形译码线形译码)双译码结构双译码结构(矩阵译码矩阵译码)双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构8/5/202413例如假定地址信号为例如假定地址信号为10位位单译码单译码方式：方式：2n1024根译码输出线。根译码输出线。双译码双译码方式：分成两组，每组方式：分成两组，每组5位，则行译码后的位，则行译码后的输出线为输出线为2532根根；列译码输出线也为；列译码输出线也为2532根根；共共64根译码输出线。根译码输出线。容量较大的存储器系统，一般都采用双译码方式。容量较大的存储器系统，一般都采用双译码方式。8/5/2024144 4片选与读写控制电路片选与读写控制电路 片选信号片选信号用以实现存储器芯片的选择。用以实现存储器芯片的选择。当当片选信号有效片选信号有效时，才能对其进行读写操时，才能对其进行读写操作。在选择存储单元时，要先进行片选，再作。在选择存储单元时，要先进行片选，再在芯片中选择与地址相应的存储单元。片选在芯片中选择与地址相应的存储单元。片选信号一般由地址译码器的输出及一些控制信信号一般由地址译码器的输出及一些控制信号来形成。号来形成。读读/写控制电路写控制电路则用来控制对芯片的读则用来控制对芯片的读/写操作。写操作。8/5/202415 一个大容量存储器系统往往由多个存储一个大容量存储器系统往往由多个存储器芯片组成，具体访问哪一个存储器芯片，器芯片组成，具体访问哪一个存储器芯片，则由片选控制，所以又分为则由片选控制，所以又分为片内译码片内译码和和片外片外译码译码。当当片选信号片选信号有效时，才可以对该芯有效时，才可以对该芯片进行读写操作，通过对系统片进行读写操作，通过对系统高位地址高位地址线的译码线的译码来选中其中的存储芯片。来选中其中的存储芯片。8/5/2024165 5I/OI/O电路电路 I/OI/O电电路路位位于于系系统统数数据据总总线线与与被被选选中中的的存存储储单单元元之之间间，用用来来控控制制信信息息的的读读出出与与写写入入。必必要要时时，还还可可包包含含对对I/OI/O信信号的驱动及放大处理功能。号的驱动及放大处理功能。8/5/2024176 6其它外围电路其它外围电路 集集电电极极开开路路、三三态态输输出出缓缓冲冲器器 、刷新操作的控制电路等刷新操作的控制电路等 8/5/2024184.1.3 4.1.3 存储器的性能指标存储器的性能指标1 1、存储器容量、存储器容量 存储器容量是指存储器所有存储单元的数量，即字节数。存储器容量是指存储器所有存储单元的数量，即字节数。或可以容纳的二进制信息总量，即存储信息的总位或可以容纳的二进制信息总量，即存储信息的总位(bit)(bit)数。数。2 2、存取速度、存取速度 存储器的速度直接影响计算机的速度。存取速度可用存存储器的速度直接影响计算机的速度。存取速度可用存取时间和存储周期这两个时间参数来衡量。取时间和存储周期这两个时间参数来衡量。3 3、可靠性、可靠性 存储器的可靠性用存储器的可靠性用MTBF(Mean Time Between Failures)MTBF(Mean Time Between Failures)平均故障间隔时间来衡量。平均故障间隔时间来衡量。4 4、功耗、功耗 存储器芯片正常工作时所消耗的电能，可用某个存储单存储器芯片正常工作时所消耗的电能，可用某个存储单元或整个芯片的功耗来表示。元或整个芯片的功耗来表示。8/5/2024194.2.1 4.2.1 静态静态 RAM RAM(SRAMSRAM)1 1基本存储单元基本存储单元 静态静态RAMRAM的基本存储单元是由两个增强型的的基本存储单元是由两个增强型的NM0SNM0S反相器交叉耦合而成的触发器。每个基本的反相器交叉耦合而成的触发器。每个基本的存储单元由六个存储单元由六个MOSMOS管构成，所以，静态存储电管构成，所以，静态存储电路又称为六管静态存储电路。路又称为六管静态存储电路。4.2 4.2 读写存储器读写存储器RAMRAM读写存储器分为读写存储器分为静态静态RAMRAM与与动态动态RAMRAM两种。两种。8/5/202420T1-T6T1-T6构成一个基本存储单元构成一个基本存储单元存储一位二进制信息存储一位二进制信息.T1T1和和T2T2扭接扭接,组成触发器。组成触发器。T3T3和和T4T4接成有源负载接成有源负载,构成双稳构成双稳:T1T1导通则导通则T2T2截止截止,T2,T2导通则导通则T1T1截止截止.读读出出时时,可可从从A A点点获获取取所所保保存存的的信信息息.写写入入时时,将将相相反反的的信信号号从从A.BA.B两两点点同同时输入时输入,建立新的稳态建立新的稳态.T5,T6T5,T6为该单元的行选通管为该单元的行选通管T7,T8T7,T8为该单元的列选通管为该单元的列选通管静态静态RAMRAM的的基本存储单元基本存储单元典型的静态典型的静态RAMRAM芯片芯片T1T1T2T2T3T3T4T4ABT5T5T6T6T7T7T8T88/5/202421静态静态RAMRAM的基本存储单元的基本存储单元读读出出时时，行行选选使使T5T5导导通通，列列选选使使T7T7导导通通，将将A A点点（Q Q端端）存存储储的的电电平平经经T5T5，T7T7送上数据总线。送上数据总线。8/5/202422静态静态RAMRAM的基本存储单元的基本存储单元61166116（2KB2KB8 8位位）、62646264（8KB8KB8 8位位）、6225662256（32KB32KB8 8位）位）、628128628128（128KB128KB8 8位）位）等。等。写写入入时时，写写入入“1 1”，I/OI/O端端为为高高电电平平，T5T5，T7T7导导通通，A A点点为为高高电电平平使使T2T2导导通通，I/OI/O端端为为低低电电平平，T6T6，T8T8导导通通，B B点点为为低低电电平平使使T1T1截截止止，触触发发器器记记忆忆这这种种状状态态，存储信息存储信息“1 1”。写写入入“0 0”时时，T1T1导导通通T2T2截截止止，触触发发器器记记忆忆这这种种 状状 态态，存存 储储 信信 息息“0 0”。10I/OI/OI/OI/O8/5/202423存储容量为存储容量为1024418个引脚：个引脚：10根地址线根地址线A9A04根数据线根数据线I/O4I/O1片选片选CS*读写读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND2 2静态静态RAMRAM存储器芯片存储器芯片Intel 2114Intel 21148/5/202424SRAM 2114SRAM 2114的功能的功能工作方式工作方式CS*WE*I/O4 I/O1未选中未选中读操作读操作写操作写操作10010高阻高阻输出输出输入输入A0-A9A0-A9：1010根地址信号输入引脚；根地址信号输入引脚；I/O1-I/O4 I/O1-I/O4：4 4根数据输入输出信号引脚；根数据输入输出信号引脚；WE*WE*：读写控制信号输入引脚；读写控制信号输入引脚；CS*CS*：片选信号输入引脚；：片选信号输入引脚；+5V+5V：电源；：电源；GND GND：地：地；8/5/2024253.SRAM3.SRAM芯片芯片INTEL 6264INTEL 6264存储容量为存储容量为8K828个引脚：个引脚：13根地址线根地址线A12A08根数据线根数据线D7D0片选片选CS1*、CS2读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716158/5/202426SRAM 6264SRAM 6264的功能的功能工作方式工作方式CS1*CS2 WE*OE*D7 D0未选中未选中未选中未选中写操作写操作读操作读操作1000110110高阻高阻高阻高阻输入输入输出输出8/5/2024274.2.2 4.2.2 动态动态RAM RAM(DRAM)(DRAM)1 1动态动态RAMRAM基本存储单元电路基本存储单元电路 动态动态RAMRAM的基本存储单元，由一个的基本存储单元，由一个MOSMOS管管T T1 1和位于其栅极上的分布电容和位于其栅极上的分布电容C C构成。构成。当栅极电容当栅极电容C C上充有电荷时，表示该存储单上充有电荷时，表示该存储单元保存信息元保存信息“1”1”。反之，当栅极电容上没。反之，当栅极电容上没有电荷时，表示该单元保存信息有电荷时，表示该单元保存信息“0”0”。8/5/202428由单管由单管T1T1构成构成,信息存放在极间信息存放在极间电容电容C1C1上上,以其是否充电来表示以其是否充电来表示两种信息状态两种信息状态(有电荷为有电荷为1)1)T1T1还担负行选通任务还担负行选通任务.T2T2为列选通管为列选通管.当当T1.T2T1.T2均选通时均选通时,数据线开通数据线开通数据可以读出或写入数据可以读出或写入.C2C2是数据线上的分布电容是数据线上的分布电容.1 1）读读出出时时，T1.T2T1.T2均均导导通通，C1C1上上存存储储的的电电荷荷经经T1.T2T1.T2送送上上数数据据线。线。2 2）写写入入时时，T1.T2T1.T2均均导导通通，数数据线上的信息对据线上的信息对C1C1进行充放电进行充放电动态动态RAMRAM基本存储单元基本存储单元C1T2列选线列选线C2单管动态存储电路单管动态存储电路T1字选线字选线X X.数数据据线线D D8/5/202429动态动态RAMRAM基本存储单元基本存储单元C1T2列选线列选线C2单管动态存储电路单管动态存储电路 动态动态RAMRAM的刷新的刷新为保持电容中存储的为保持电容中存储的电荷不丢失，必须对电荷不丢失，必须对动态动态RAMRAM不断进行读不断进行读出和再写入。称为再出和再写入。称为再生电路。生电路。T1字选线字选线X X.数数据据线线D D8/5/202430 芯片芯片2164A2164A的容量为的容量为64K164K1位，即片内共位，即片内共有有64K64K（6553665536）个地址单元，个地址单元，每个地址单每个地址单元存放一位数据。需要元存放一位数据。需要1616条地址线，地址线条地址线，地址线分为两部分：行地址与列地址。分为两部分：行地址与列地址。芯片的地址引脚只要芯片的地址引脚只要8 8条，内部设有地址条，内部设有地址锁存器，利用多路开关，由行地址选通信号锁存器，利用多路开关，由行地址选通信号变低变低 ，把先出现的把先出现的8 8位地址，送至位地址，送至行地址行地址锁存器锁存器；由随后出现的列地址选通信号；由随后出现的列地址选通信号 把后出现的把后出现的8 8位地址送至位地址送至列地址锁存器列地址锁存器。这。这8 8条地址线也用于刷新（刷新时地址计数，实条地址线也用于刷新（刷新时地址计数，实现一行行刷新）。现一行行刷新）。2 2动态动态RAMRAM存储器芯片存储器芯片Intel 2164AIntel 2164A8/5/202431 64K64K存储体由存储体由4 4个个128128128128的存储矩阵构成。每个的存储矩阵构成。每个128128128128的的存储矩阵，有存储矩阵，有7 7条行地址和条行地址和7 7条列地址线进行选择。条列地址线进行选择。7 7条行地址条行地址经过译码产生经过译码产生128128条选择线，分别选择条选择线，分别选择128128行；行；7 7条列地址线经条列地址线经过译码也产生过译码也产生128128条选择线，分别选择条选择线，分别选择128128列。列。8/5/202432 锁存在行地址锁存器中的锁存在行地址锁存器中的7 7位行地址位行地址RA6-RA0RA6-RA0同时加到同时加到4 4个存储矩阵上，在每个存储矩阵上，在每个矩阵中都选中一行，则共有个矩阵中都选中一行，则共有512512个存储个存储电路被选中，它们存放的信息被选通至电路被选中，它们存放的信息被选通至512512个读出放大器，经过鉴别、锁存和重个读出放大器，经过鉴别、锁存和重写。锁存在列地址锁存器中的写。锁存在列地址锁存器中的7 7位列地址位列地址CA6-CA0CA6-CA0（地址总线上的地址总线上的A A1414-A-A8 8），），在每在每个存储矩阵中选中一列，则共有个存储矩阵中选中一列，则共有4 4个存储个存储单元被选中。最后经过单元被选中。最后经过1/4 I/O1/4 I/O门电路门电路（由由RA7RA7与与CA7CA7控制控制）选中一个单元，可）选中一个单元，可以对这个单元进行读写。以对这个单元进行读写。8/5/202433 Intel 2164AIntel 2164A的外部结构：的外部结构：Intel 2164AIntel 2164A是具有是具有1616个引脚的双列直插式芯片。个引脚的双列直插式芯片。A A0 0-A-A7 7：地址信号的输入引脚；：地址信号的输入引脚；：行地址选通信号输入引脚；：行地址选通信号输入引脚；：列地址选通信号输入引脚；：列地址选通信号输入引脚；：写允许控制信号输入引脚；：写允许控制信号输入引脚；D DIN IN ：数据输入引脚；数据输入引脚；D DOUT OUT：数据输出引脚；：数据输出引脚；V VDD DD ：+5V+5V电源引脚；电源引脚；VssVss ：地；：地；8/5/202434 只读存储器只读存储器ROMROM，是一种非易失性的是一种非易失性的半导体存储器件。其中所存放的信息可长半导体存储器件。其中所存放的信息可长期保存，掉电也不会丢失，常被用来保存期保存，掉电也不会丢失，常被用来保存固定的程序和数据。在一般工作状态下，固定的程序和数据。在一般工作状态下，ROMROM中的信息只能读出，不能写入。对可中的信息只能读出，不能写入。对可编程的编程的ROMROM芯片，可用特殊方法将信息写芯片，可用特殊方法将信息写入，该过程被称为入，该过程被称为“编程编程”。对可擦除的。对可擦除的ROMROM芯片，可采用特殊方法将原来信息擦芯片，可采用特殊方法将原来信息擦除，以便再次编程。除，以便再次编程。4.3 4.3 只读存储器只读存储器ROMROM8/5/202435 掩膜式掩膜式ROMROM一般由生产厂家根据用户一般由生产厂家根据用户的要求定制的。的要求定制的。4.3.14.3.1掩膜式掩膜式ROMROM01101010例例:4 444 由由二二次次光光刻刻版版图图形形掩掩模模所所决决定定的的，一一旦旦芯芯片片制制成成后后，用用户户是是无无法法变变更更其结构的。其结构的。1001 掩掩膜膜式式ROMROM是是存存储储信信息息”1 1的的位位没没有有 MOSMOS管管而而存存储储信信息息”0 0的的位位有有MOSMOS管管11008/5/202436 出厂时，所有存储单元的熔丝都是完好的。编程出厂时，所有存储单元的熔丝都是完好的。编程时，通过字线选中某个晶体管。若准备写入时，通过字线选中某个晶体管。若准备写入1 1，则向位线送高电平，此时管子截止，熔丝将被保则向位线送高电平，此时管子截止，熔丝将被保留；若准备写入留；若准备写入0 0，则向位线送低电平，此时管，则向位线送低电平，此时管子导通，控制电流使熔丝子导通，控制电流使熔丝 烧断。换句话说，烧断。换句话说，所有存储单元所有存储单元 出厂时均存放信息出厂时均存放信息1 1，一旦写入一旦写入0 0使熔丝烧断，使熔丝烧断，就不可能再恢复。就不可能再恢复。4.3.2 4.3.2 可编程的可编程的PROM PROM 位位线线接接数数据据线线+5V+5V掩掩膜膜式式ROMROM是是存存储储信信息息”1 1的的位位没没有有MOSMOS管管，而而存存储储信信息息”0 0的的位位有有MOSMOS管管PROMPROM则可通过编程使其相应位有管或无管。有管读出时为高电平。则可通过编程使其相应位有管或无管。有管读出时为高电平。8/5/2024371 1基本存储单元电路基本存储单元电路 可擦除可编程的可擦除可编程的ROMROM又称为又称为EPROMEPROM。这种这种EPROMEPROM电路在电路在N N型的基片上扩展了两个高浓度的型的基片上扩展了两个高浓度的P P型区，分别引出源极型区，分别引出源极（S S）和漏极和漏极(D)(D)，在源极与漏极之间有一个由多晶硅做在源极与漏极之间有一个由多晶硅做成的栅极，但它是浮空的，被绝缘物成的栅极，但它是浮空的，被绝缘物SiOSiO2 2所包围。出厂所包围。出厂时浮空栅极上没有电荷，管子内没有导电沟道，源极与时浮空栅极上没有电荷，管子内没有导电沟道，源极与漏极之间不漏极之间不导电，此时表示导电，此时表示该存储单元保存该存储单元保存的信息为的信息为“1”1”；4.3.3 4.3.3 可擦除可编程序的可擦除可编程序的EPROMEPROM源极源极漏极漏极8/5/202438 要写入时，则在要写入时，则在D D和和S S之间加上之间加上25V25V的高压，另的高压，另外加上编程脉冲（其宽度约为外加上编程脉冲（其宽度约为50ms50ms），），所选中所选中的单元在这个电源作用下，的单元在这个电源作用下，D D和和S S之间被瞬时击之间被瞬时击穿，就会有电子通过绝缘层注入到硅栅，当高穿，就会有电子通过绝缘层注入到硅栅，当高压电源去除后，因为硅栅被绝缘层包围，压电源去除后，因为硅栅被绝缘层包围，故注故注入的电子无处泄漏走，硅栅就为负，于是就在入的电子无处泄漏走，硅栅就为负，于是就在N N基体上形成了导电沟道，从而使基体上形成了导电沟道，从而使EPROMEPROM单元导单元导通通，输出为，输出为“0“0“（或（或”1“1“）。）。-+8/5/202439如果要如果要清除清除存储单元中所保存的信息，就必须设法将其浮动存储单元中所保存的信息，就必须设法将其浮动栅上的负电荷释放掉。当用一定波长的栅上的负电荷释放掉。当用一定波长的紫外光紫外光照射浮动栅时，照射浮动栅时，负电荷便可以获取足够的能量，摆脱负电荷便可以获取足够的能量，摆脱SiOSiO2 2的包围，以光电流的包围，以光电流的形式释放掉，源极与漏极之间不导电。恢复保存的信息为的形式释放掉，源极与漏极之间不导电。恢复保存的信息为“1”1”的状态。该单元又可重新编程。的状态。该单元又可重新编程。EPROMEPROM存储器芯片，在其上方有一个石英玻璃的窗口，紫存储器芯片，在其上方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除信息的，一外线正是通过这个窗口来照射其内部电路而擦除信息的，一般擦除信息需用紫外线般擦除信息需用紫外线照射照射l5l5-2020分钟。分钟。-+石英玻璃窗石英玻璃窗8/5/2024402 2EPROM EPROM 芯片芯片 Intel 2716Intel 2716 Intel2716Intel2716是是一一种种2K82K8的的EPROMEPROM存存储储器器芯芯片片，双双列列直直插插式式封封装装，2424个个引引脚脚。其其它它的的典典型型芯芯片片有有Intel Intel 27322732、Intel 2764Intel 2764、Intel 27256Intel 27256等。等。(1)(1)芯片的内部结构芯片的内部结构 存储阵列；存储阵列由存储阵列；存储阵列由2K82K8个浮动栅个浮动栅MOSMOS管构成；管构成；7 7位行地址译码器；位行地址译码器；4 4位列地址译码器；位列地址译码器；输出允许、片选输出允许、片选 和编程逻辑；和编程逻辑；数据输出缓冲器；数据输出缓冲器；8/5/202441存储容量为存储容量为2K824个引脚：个引脚：11根地址线根地址线A10A08根数据线根数据线DO7DO0片选片选/编程编程CE*/PGM读写读写OE*编程电压编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss编程脉冲编程脉冲(2)(2)芯片的外部结构芯片的外部结构8/5/202442(3)EPROM 2716(3)EPROM 2716的功能的功能工作方式工作方式CE*/PGMOE*VCCVPPDO7 DO0待用待用15V5V高阻高阻读出读出005V5V输出输出读出禁止读出禁止015V5V高阻高阻编程写入编程写入正脉冲正脉冲15V25V输入输入编程校验编程校验005V25V输出输出编程禁止编程禁止015V25V高阻高阻8/5/202443(4)EPROM(4)EPROM芯片芯片27642764存储容量为存储容量为8K828个引脚：个引脚：1313根地址线根地址线A A1212A A0 08 8根数据线根数据线D D7 7D D0 0片选片选CE*CE*编程编程PGM*PGM*读写读写OE*OE*编程电压编程电压V VPPPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716158/5/202444电可擦除可编程序的电可擦除可编程序的ROMROM也称为也称为EEPROMEEPROM即即E E2 2PROMPROM。其工其工作原理与作原理与EPROMEPROM类似，在类似，在E E2 2PROMPROM中，中，漏极上面增加了一个隧漏极上面增加了一个隧道二极管道二极管，它在第二栅极与漏极之间的电压，它在第二栅极与漏极之间的电压VGVG的作用下，的作用下，可以使电荷通过它流向浮动栅；可以使电荷通过它流向浮动栅；若若VGVG的极性相反也可以使的极性相反也可以使电荷从浮动栅流向漏极，所用的电流是极小的。电荷从浮动栅流向漏极，所用的电流是极小的。擦除可以擦除可以按字节分别进行。字节的按字节分别进行。字节的编程和擦除都只需要编程和擦除都只需要10ms10ms，可以进行在线的可以进行在线的编程写入。编程写入。常用的典型芯片有常用的典型芯片有:2816/28642816/2864等等 4.3.4 4.3.4 电可擦除可编程序的电可擦除可编程序的EEPROM EEPROM 8/5/202445应用特性：应用特性：（1 1）对硬件电路没有特殊要求，编程简单。）对硬件电路没有特殊要求，编程简单。（2 2）采用）采用5V5V电源擦写的电源擦写的EEPROMEEPROM，通常不需通常不需 要设置单独的擦除操作，可在写入过要设置单独的擦除操作，可在写入过 程中自动擦除。程中自动擦除。（3 3）EEPROMEEPROM器件大多是并行总线传输的器件大多是并行总线传输的 典型的典型的EEPROMEEPROM芯片芯片 2816.2817(2K2816.2817(2K8)2864(8K8)2864(8K8)8)并行并行 AT24C01(64AT24C01(648)AT24C16(2K8)AT24C16(2K8)8)串行串行电可擦除可编程的电可擦除可编程的ROMROM（E E2 2PROMPROM）8/5/2024464.3.5 4.3.5 快擦型存储器快擦型存储器(F1ash Memory)(F1ash Memory)快快擦擦型型存存储储器器具具有有EEPROMEEPROM的的特特点点，又又可可在在计计算算机机内内进进行行擦擦除除和和编编程程，它它的的读读取取时时间间与与DRAMDRAM相相似似，而而写写时时间间与与磁磁盘盘驱驱动动器器相相当当。快快擦擦型型存存储储器器操操作作简简便便，编编程程、擦擦除除、校校验验等等工工作作均均已已编编成成程程序序，可可由由配配有有快快擦擦型型存存储储器系统的中央处理机予以控制。器系统的中央处理机予以控制。8/5/202447快擦型存储器可替代快擦型存储器可替代EEPROMEEPROM，在某些应用场在某些应用场合还可取代需要配备电池后援的合还可取代需要配备电池后援的SRAMSRAM系统，系统，使用快擦型存储器后可省去电池。快擦型存使用快擦型存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能满足储器的非易失性和快速读取的特点，能满足固态盘驱动器的要求。同时，可替代便携机固态盘驱动器的要求。同时，可替代便携机中的中的ROMROM，以便随时写入最新版本的操作系统。以便随时写入最新版本的操作系统。快擦型存储器还可应用于快擦型存储器还可应用于MP3MP3、U U盘、各种仪盘、各种仪器设备以及计算机的外部设备中。器设备以及计算机的外部设备中。典型的芯片有典型的芯片有:27F256/28F016/28F02027F256/28F016/28F020等。等。8/5/202448 CPUCPU对存储器进行读写操作，首先对存储器进行读写操作，首先要由地址总线给出地址信号，然后要要由地址总线给出地址信号，然后要发出相应的读发出相应的读/写控制信号，最后才能写控制信号，最后才能在数据总线上进行信息交流。在数据总线上进行信息交流。4.4 4.4 存储器芯片扩展与存储器芯片扩展与CPUCPU的连接的连接8/5/2024494.4.1 4.4.1 存储芯片与存储芯片与CPUCPU的连接的连接1.1.存储芯片的存储芯片的数据线数据线2.2.存储芯片的存储芯片的地址线地址线3.3.存储芯片的存储芯片的片选端片选端4.4.存储芯片的存储芯片的读写控制线读写控制线8/5/202450在连接中要考虑的问题有以下几个方面：在连接中要考虑的问题有以下几个方面：1 1CPUCPU总线的负载能力；总线的负载能力；2 2CPUCPU的时序和存储器的存取速度之间的配合问题的时序和存储器的存取速度之间的配合问题 ；3 3存储器的地址分配和片选问题；存储器的地址分配和片选问题；内内存存通通常常分分为为RAMRAM和和ROMROM两两大大部部分分。而而RAMRAM又又分分为为系系统统区区和和用用户户区区，用用户户区区又又要要分分成成数数据据区区和和程程序序区区。ROMROM的的分分配配也也类似，所以内存的地址分配是一个重要的问题。类似，所以内存的地址分配是一个重要的问题。单单片片存存储储器器芯芯片片的的容容量量是是有有限限的的，通通常常要要由由许许多多片片才才能能组成一个存储器，即如何产生片选信号的问题。组成一个存储器，即如何产生片选信号的问题。4 4控制信号的连接；控制信号的连接；CPUCPU在与存储器交换信息时，通常有以下几个控制信号：在与存储器交换信息时，通常有以下几个控制信号：()，以及以及WAITWAIT信号。这些信号信号。这些信号如何与存储器要求的控制信号相连，以实现所需的控制功能。如何与存储器要求的控制信号相连，以实现所需的控制功能。8/5/202451 计计算算机机的的内内存存一一般般要要求求容容量量很很大大，单单片片存存储储器器芯芯片片不不能能满满足足需需求求，需需要要用用到到多多片片芯芯片片的的连连接接与与扩扩展展。存存储储器器芯芯片片扩展的方法有以下两种。扩展的方法有以下两种。4.4.2 4.4.2 存储器芯片的扩展存储器芯片的扩展1 1存储器芯片的位扩充存储器芯片的位扩充2 2存储器芯片的字扩充存储器芯片的字扩充8/5/2024521 1存储器芯片的位扩充存储器芯片的位扩充若芯片的数据线正好若芯片的数据线正好8根：根：一次可从芯片中访问一次可从芯片中访问到到8 8位数据位数据(一个字节）一个字节）全部数据线与系统的全部数据线与系统的8 8位数据总线相连位数据总线相连若芯片的数据线不足若芯片的数据线不足8根如根如2114（1K4）一次不能从一个芯片中访问到一次不能从一个芯片中访问到8 8位数据位数据利用多个芯片扩充数据位（两片利用多个芯片扩充数据位（两片21142114组成一组成一个字节，个字节，8 8片片21642164构成构成64K64K8 8的存储器）的存储器）这个扩充方式简称这个扩充方式简称“位扩充位扩充”8/5/2024532114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE多个位扩充的存储芯片的数据线连多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数接于系统数据总线的不同位数其它连接都一样其它连接都一样这些芯片应被看作是一个整体这些芯片应被看作是一个整体常被称为常被称为“芯片组芯片组”两片两片21142114扩充成扩充成1K1K8 8的存储器的存储器 同时选中两片同时选中两片2114的同一个地址单元的同一个地址单元,分别读写低分别读写低4位和高位和高4位位8/5/2024542 2存储器芯片的字扩充存储器芯片的字扩充存储系统常需利用多个存储芯片扩充容量，存储系统常需利用多个存储芯片扩充容量，也就是扩充了主存储器也就是扩充了主存储器地址地址范围范围这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”进行进行“地址扩充地址扩充”，需要利用，需要利用存储芯片的存储芯片的片选端片选端对多个存储芯片（组）进行对多个存储芯片（组）进行寻址寻址这个寻址方法，主要通过将存储芯片的片这个寻址方法，主要通过将存储芯片的片选端与系统的选端与系统的高位地址线高位地址线相关联来实现相关联来实现8/5/202455例例:用用2K82K8的的27162716存储器芯片组成存储器芯片组成8K88K8的存储器系统。的存储器系统。由于每个芯片的字长为由于每个芯片的字长为8 8位，满足存储器系统的字长要求。位，满足存储器系统的字长要求。但每个芯片容量为但每个芯片容量为2KB2KB，故需用，故需用4 4片片27162716进行字扩充。进行字扩充。000110110000H-0000H-07FFH07FFH0800H-0800H-0FFFH0FFFH1000H-1000H-17FFH17FFH1800H-1800H-1FFFH1FFFH芯片的地址引脚芯片的地址引脚直接接直接接CPUCPU的低的低位地址引脚位地址引脚输出允许与输出允许与CPUCPU的的RDRD接接数据输出与数据输出与CPUCPU的数据引的数据引脚连接脚连接CPUCPU的高位地的高位地址经译码接片址经译码接片选选M/IO接译码接译码器片选器片选8/5/202456地地 址址 码码A15 A13 A12 A11 A10 A9 A0地址范围地址范围芯片编号芯片编号0 0 0 0 0 0 0 0 0 0 0 1 1 10000H 07FFH2716-10 0 0 1 0 0 0 0 0 0 1 1 1 10800H 0FFFH2716-20 0 1 0 0 0 0 0 0 1 0 1 1 11000H 17FFH2716-30 0 1 1 0 0 0 0 0 1 1 1 1 11800H 1FFFH2716-4根据硬件连线图存储器的地址分配范围如下：根据硬件连线图存储器的地址分配范围如下：8/5/2024573 3同时进行位扩充与字扩充同时进行位扩充与字扩充 在在有有些些情情况况下下，存存储储器器芯芯片片的的字字长长和和容容量量均均不不符符合合存存储储器器系系统统的的要要求求，需需要要用用多多片片存存储储器器芯芯片片同同时时进进行行位位扩充和字扩充，以满足系统的要求。扩充和字扩充，以满足系统的要求。例例3 3 用用1K41K4的的21142114芯片组成芯片组成2K82K8的存储器系统。的存储器系统。8/5/202458例例:一个存储器系统包括一个存储器系统包括2KRAM2KRAM和和8KROM8KROM，分别用分别用1K41K4的的21142114芯芯片和片和2K82K8的的27162716芯片组成。要求芯片组成。要求ROMROM的地址从的地址从1000H1000H开始，开始，RAMRAM的地址从的地址从3000H3000H开始。试完成硬件连线及相应的地址分配表。开始。试完成硬件连线及相应的地址分配表。0100100110111001001011011101101101101111111000H-1000H-17FFH17FFH1800H-1800H-1FFFH1FFFH2000H-2000H-27FFH27FFH2800H-2800H-2FFFH2FFFH3000H-3000H-33FFH33FFH3800H-3800H-3BFFH3BFFH8/5/2024594.4.3 4.4.3 译码和译码器译码和译码器译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为唯翻译为唯一一“有效输出有效输出”的过程的过程译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器常用的常用的2:4译码器：译码器：74LS139常用的常用的3:8译码器：译码器：74LS138常用的常用的4:16译码器：译码器：74LS1548/5/202460 地址译码器常用地址译码器常用74LS13874LS138，它的引脚和功能表如图所示。它的引脚和功能表如图所示。74LS13874LS138有三个使能端有三个使能端G G1 1=1=1 、G G2A 2A =0=0 和和G G2B2B=0=0；3 3个译码输入端个译码输入端 C C、B B、A A 决定决定 8 8 个输出端的状态。个输出端的状态。1 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CG G1 1Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc74LS13874LS138引脚图引脚图G G2B2BG G2A2AY0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7G G1 1G G2B2BG G2A2AC CB BA A74LS13874LS138原理图原理图8/5/20246174LS138的功能表片选输入片选输入编码输入编码输入输出输出G1 G2A G2BC B AY7*Y0*1 0 00 0 011111110（仅（仅Y0*Y0*有效）有效）0 0 111111101（仅（仅Y1*Y1*有效）有效）0 1 011111011（仅（仅Y2*Y2*有效）有效）0 1 111110111（仅（仅Y3*Y3*有效）有效）1 0 011101111（仅（仅Y4*Y4*有效）有效）1 0 111011111（仅（仅Y5*Y5*有效）有效）1 1 010111111（仅（仅Y6*Y6*有效）有效）1 1 101111111（仅（仅Y7*Y7*有效）有效）非上述情况非上述情况11111111 （全无效）（全无效）8/5/2024621.1.全译码全译码全译码：全译码：所有的系统地址线均参与对存储所有的系统地址线均参与对存储 单元的译码寻址，包括单元的译码寻址，包括:片内译码：片内译码：低位地址线对芯片内各存储单元的低位地址线对芯片内各存储单元的 译码寻址。译码寻址。片选译码：片选译码：高位地址线对存储芯片的译码寻址高位地址线对存储芯片的译码寻址采用全译码，采用全译码，每个存储单元的地址都是唯每个存储单元的地址都是唯一的，一的，不存在地址重复。不存在地址重复。译码电路可能比较复杂、连线也较多。译码电路可能比较复杂、连线也较多。8/5/202463全译码示例全译码示例A15 A14A13A16CBAG1138 2764A19A18A17A12A0CEY6G2AG2BIO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12 A0A19A18A17A16A15A14 A138/5/2024642.2.部分译码部分译码部分译码：部分译码：只有部分高位地址线参与对存储只有部分高位地址线参与对存储 芯片的译码芯片的译码每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重复），（地址重复），需要选取一个可用地址需要选取一个可用地址可简化译码电路的设计可简化译码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费8/5/202465部分译码示例部分译码示例138A A1717 A A1616A A1111A A0 0A A1414 A A1313A A1212(4)(3)(2)(1)27322732273227322732273227322732C CB BA AG G1 1G G2A2AG G2B2BIO/MCECECECECECECECEY0Y0Y1Y1Y2Y2Y3Y3A19 A15A14 A12A11 A0一个可用地址一个可用地址123410101010000001010011全全0 全全1全全0 全全1全全0 全全1全全0 全全120000H 20FFFH21000H 21FFFH22000H 22FFFH23000H 23FFFH8/5/2024663.3.线选译码线选译码线选译码：线选译码：只用少数几根高位地址线进行芯只用少数几根高位地址线进行芯片的译码，且每根负责选中片的译码，且每根负责选中一个一个芯片（组）芯片（组）虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费必然会出现地址重复（一个存储单元对应多必然会出现地址重复（一个存储单元对应多个存储地址）个存储地址）地址空间不连续地址空间不连续一个存储地址可能会对应多个存储单元一个存储地址可能会对应多个存储单元多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用8/5/202467线选译码示例线选译码示例A A1414A A1212A A0 0A A1313(1)27642764(2)27642764 CECECECEA19 A15A14 A13A12 A0一个可用地址一个可用地址121 00 1全全0 全全1全全0 全全104000H 05FFFH02000H 03F