浮点数计算方法课件

第二章 运算方法和运算器2.1数据与文字的表示方法2.2定点加法、减法运算2.3定点乘法运算2.4 定点除法运算2.5定点运算器的组成2.6浮点运算方法和浮点运算器-2.1数据与文字的表示方法 2.1.1 2.1.1 数据格式数据格式计算机中常用的数据表示格式有两种:1 1 定点格式定点格式 2 2 浮点格式浮点格式 一般来说，定点格式容许的数值范围有限，但要求的处理硬件比较简单。而浮点格式容许的数值范围很大，但要求的处理硬件比较复杂。-1.定点数的表示方法定点数的表示方法定点表示定点表示：约定机器中所有数据的小数点位置是固定不变的。由于约定在固定的位置，小数点就不再使用记号“.”来表示。通常将数据表示成纯纯小数小数或纯纯整数整数。定点数012n在定点机中表示如下(0:符号位，0代表正号，1代表负号):-纯纯小数小数的表示范围为(012n各位均为0时最小；各位均为1时最大)0|12n(2.1)纯纯整数整数的表示范围为0|2n1(2.2)目前计算机中多采用定点纯整数表示，因此将定点数表示的运算简称为整数运算整数运算。-电子的质量(91028克)和太阳的质量(21033克)相差甚远，在定点计算机中无法直接来表示这个数值范围.要使它们送入定点计算机进行某种运算，必须对它们分别取不同的比例因子，使其数值部分绝对值小于1，即：910280.91027210330.21034这里的比例因子1027和1034要分别存放在机器的某个存储单元中，以便以后对计算结果按这个比例增大。显然这要占用一定的存储空间和运算时间。因此得到浮点表示法如下：2.浮点数的表示方法浮点数的表示方法-浮点表示法浮点表示法：把一个数的有效数字和数的范围在计算机的一个存储单元中分别予以表示，这种把数的范围和精度分别表示的方法，相当于数的小数点位置随比例因子的不同而在一定范围内自由浮动，称为浮点表示法。任意一个十进制数可以写成10E.(2.3)同样在计算机中一个任意进制数可以写成e.(2.4)：尾数尾数，是一个纯小数。e：比例因子的指数，称为浮点数的指数指数，是一个整数。R：比例因子的基数基数，对于二进计数值的机器是一个常数，一般规定为2，8或16。-一个机器浮点数由阶码和尾数及其符号位组成（尾数尾数：用定点小数表示，给出有效数字的位数决定了浮点数的表示精度；阶码阶码：用整数形式表示，指明小数点在数据中的位置，决定了浮点数的表示范围。）：-32位浮点数的IEEE754标准格式为：64位浮点数的IEEE754标准格式为：-在IEEE754标准格式表示的32位浮点数中，：浮点数的符号位，1位，0表示正数，1表示负数。：尾数，23位，用小数表示，小数点放在尾数域的最前面。：阶码，8位阶符采用隐含方式，即采用移码方式来表示正负指数。移码方法对两个指数大小的比较和对阶操作都比较方便，因为阶码域值大者其指数值也大。采用这种方式时，将浮点数的指数真值e 变成阶码 时，应将指数e加上一个固定的偏移值127(01111111)，即e127.-IEEE754标准中，一个规规格化格化的32位浮点数的真值可表示为(1)s(1.)2127e127一个规格化的64位浮点数的真值为(1)s(1.)21023e1023为提高数据的表示精度，当尾数的值不为0时，尾数域的最高有效位应为1,否则以修改阶码同时左右移小数点的办法，使其变成这一表示形式，这称为浮点数的规规格化表示格化表示。当浮点数的尾数为0，不论其阶码为何值，或者当阶码阶码的值遇到比它能表示的最小值还小时，不管其尾数为何值，计算机都把该浮点数看成零值，称为机器零机器零。-当阶码E为全0且尾数M也为全0时，表示的真值x为零，结合符号位S为0或1，有正零和负零之分。当阶码E为全1且尾数M为全0时，表示的真值x为无穷大，结合符号位S为0或1，也有+和-之分。这样在32位浮点数表示中，要除去E用全0和全1(255)10表示零和无穷大的特殊情况，指数的偏移值不选128(10000000)，而选127(01111111)。对于规格化浮点数，E的范围变为1到254，真正的指数值e则为-126到+127。因此32位浮点数表示的绝对值的范围是10-381038（以10的幂表示）。-浮点数所表示的范围远比定点数大。一台计算机中究竟采用定点表示还是浮点表示,要根据计算机的使用条件来确定。一般在高档微机以上的计算机中同时采用定点、浮点表示,由使用者进行选择,而单片机中多采用定点表示。例例1 若浮点数的754标准存储格式为(41360000)16，求其浮点数的十进制数值。例例2将(20.59375)10转换成754标准的32位浮点数的二进制存储格式。-例例1 若浮点数的754标准存储格式为(41360000)16，求其浮点数的十进制数值。解解:将十六进制数展开后，可得二进制数格式为指数e阶码127100000100111111100000011=(3)10包括隐藏位1的尾数1.M1.011011000000000000000001.011011于是有(1)s1.M2e(1.011011)231011.011(11.375)10-例例2将(20.59375)10转换成754标准的32位浮点数的二进制存储格式。解解:首先分别将整数和分数部分转换成二进制数：20.5937510100.10011然后移动小数点，使其在第1，2位之间10100.100111.01001001124e4于是得到：S0，E4127131，M010010011最后得到32位浮点数的二进制存储格式为：01000001101001001100000000000000(41A4C000)16-3.十十进进制数制数串串的表示方法的表示方法目前，大多数通用性较强的计算机都能直接处理十进制形式表示的数据。十进制数串在计算机内主要有两种表示形式：(1)字符串形式字符串形式：一个字节存放一个十进制的数位或符号位。为了指明这样一个数，需要给出该数在主存中的起始地址和位数(串的长度)。(2)压缩压缩的十的十进进制数串形式制数串形式：一个字节存放两个十进制的数位。它比前一种形式节省存储空间，又便于直接完成十进制数的算术运算，是广泛采用的较为理想的方法。-4.自定自定义义数据表示数据表示在传统的计算机体系结构中，用指令本身来说明操作数据的类型。如定点加法表示操作数是纯小数或纯整数；浮点加法表示操作数是浮点数；十进制加法表示操作数是BCD数。由于操作数据类型不同，要设三种不同的指令(操作码)来加以区分。自定义数据表示则用数据本身来说明数据类型。表示形式有两种，即标标志符数据表示志符数据表示和描述符数据表示描述符数据表示。-描述符数据表示主要用来描述多维结构的数据类型，如向量、矩阵、记录等。描述符标志位部分指明这是一个数据描述符；特征标记部分指明数据的各种特征；长度部分指明数组中元素个数；起始地址部分指明数据块的首地址。其格式为：标志符数据表示要求对每一个数据都附加标志符。其指明后面的数据所具有的类型，如整数、浮点数、BCD数、字符串等，其格式如下：标识符数据描述符标志位 特征标记 数据块长度 数据块起始地址-2.1.2 数的机器数的机器码码表示表示 在计算机中对数据进行运算操作时，为了妥善的处理好符号位问题，就产生了把符号位和数字位一起编码来表示相应的数的各种表示方法，如原码、补码、反码、移码等。为了区别一般书写表示的数和机器中这些编码表示的数，通常将前者称为真值，后者称为机器数或机器码。常用的机器码表示法：1.原码表示法2.补码表示法3.反码表示法4.移码表示法-1.原原码码表示法表示法若定点小数的原码形式为0.12n，则原码表示的定义是：10原11|01式中原是机器数，是真值若定点整数的原码形式为012n，则原码表示的定义是2n0原2n2n|02n-对于0，原码机器中往往有“+0”、“-0”之分，故有两种形式：+0原=0.000.0-0原=1.000.0采用原码表示法简单易懂，但它的最大缺点是加法运算复杂。这是因为，当两数相加时，如果是同号则数值相加；如果是异号，则要进行减法。而在进行减法时还要比较绝对值的大小，然后大数减去小数，最后还要给结果选择符号。为了解决这些矛盾，人们找到了补码表示法。-2.补码补码表示法表示法我们先以钟表对时为例说明补码的概念。假设现在的标准时间为4点正；而有一只表已经7点了，为了校准时间，可以采用两种方法：一是将时针退7-4=3格；一是将时针向前拨12-3=9格。这两种方法都能对准到4点，由此可以看出，减3和加9是等价的，就是说9是(-3)对12的补码，可以用数学公式表示:-3+9（mod12）mod12的意思就是12模数，这个“模”表示被丢掉的数值。上式在数学上称为同余式。-上例中其所以7-3和7+9(mod12)等价，原因就是表指针超过12时，将12自动丢掉，最后得到16-12=4。从这里可以得到一个启示，就是负数用补码表示时，可以把减法转化为加法。这样，在计算机中实现起来就比较方便。73=47+9=4以12取模数(mod12)-3=+9（mod12）采用补码表示法进行减法运算就比原码方便得多了。因为不论数是正还是负，机器总是做加法，减法运算可变为加法运算。关键是我们需要换算出两个操作数的补码表示。-若定点小数补码形式为0.12n，则补码表示的定义是：10补22|01(mod2)若定点整数补码形式为012n，则补码表示的定义是：2n0补2n+1+2n+1|02n(mod2n1)根据补码定义,求负数的补码要从2减去|x|。为了用加法代替减法,结果还得在求补码时作一次减法,这显然是不方便的。下面介绍的反码表示法可以解决负数的求补问题。-3.反反码码表示法表示法所谓反码，就是二进制的各位数码0变为1，1变为0。也就是说，若Xi=1，则反码为xi=0；若xi=0，则反码xi=1。数值上面的一横表示反码的意思。在计算机中用触发器寄存数码，若触发器Q端输出表示原码，则其Q端输出就是反码。由此可知，反码是容易得到的。-若定点小数反码形式为0.12n，则反码表示的定义是：10反(22-n)01一般情况下，对正数和负数的值，0.12n，则反0.12n0.12n，则反1.12n若定点整数反码形式为012n，则反码表示的定义是：2n0反(2n+11)02n-我们比较反码与补码的公式，对于负数有：定点小数反(22n)补2可得到补反2n定点整数反(2n+11)补2n+1+可得到补反1这就是通过反码求补码的重要公式。这个公式告诉我们，若要一个负数变补码，其方法是符号位置1，其余各位0变1，1变0，然后在最末位(2-n)上加1。-4.移移码码表示法表示法移码通常用于表示浮点数的阶码。由于阶码是个n位的整数，假定定点整数移码形式为012n时，对定点整数移码的传统定义是：移2n2n2n若阶码数值部分为5位，以表示真值，则：移252525-小小结结：上面的数据四种机器表示法中，移码表示法主要用于表示浮点数的阶码。由于补码表示对加减法运算十分方便，因此目前机器中广泛采用补码表示法。在这类机器中，数用补码表示，补码存储，补码运算。也有些机器，数用原码进行存储和传送，运算时改用补码。还有些机器在做加减法时用补码运算，在做乘除法时用原码运算。-例例5设机器字长16位,定点表示,尾数15位,数符1位,问：(1)定点原码整数表示时，最大正数是多少?最小负数是多少?(2)定点原码小数表示时，最大正数是多少?最小负数是多少?;解解:(1)定点原码整数表示最大正数值(2151)10(32767)10最小负数值(2151)10(32767)10(2)定点原码小数表示最大正数值(1215)10(0.111.11)2最小负数值(1215)10(0.111.11)201111111111111111111111111111111-例例6假设由S，E，M三个域组成的一个32位二进制数所表示的非零规格化浮点数，真值表示为:(1)s(1.M)2E128问：它所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？解解:(1)最大正数1(12-23)2127(2)最小正数1.02128(3)最小负数1(1223)2127(4)最大负数1.021280 11111111111111111111111111111110 00000000000000000000000000000001 11111111111111111111111111111111 0000000000000000000000000000000-例例7 若机器使用8位表示定点数，将数x100/100，y0.59375/0.59375分别转换为各种机器码形式。解解:已知数据位数为8位，最高位为符号位，数据表示范围可用7位，那么定点整数的范围是：0|127（271）定点小数的范围是：0|0.9921875（127）(100)10=(1100100)2(0.59375)10=(0.10011)2+1100100原=01100100-1100100原=11100100+1100100反=01100100-1100100反=10011011+1100100补=01100100-1100100补=10011100+0.10011原=01001100-0.10011原=11001100+0.10011反=01001100-0.10011反=10110011+0.10011补=01001100-0.10011补=10110100-2.1.3 字符与字符串的表示方法字符与字符串的表示方法1.字符的表示方法字符的表示方法现代计算机不仅处理数值领域的问题，而且处理大量非数值领域的问题。这样一来，必然要引入文字、字母以及某些专用符号，以便表示文字语言、逻辑语言等信息。目前国际上普遍采用的字符系统是七单位的ASCII码(美国国家信息交换标准字符码)，它包括10个十进制数码，26个英文字母和一定数量的专用符号，如$,%,等，共128个元素，因此二进制编码需7位，加一位偶校验位，共8位一个字节。参见书中表2.1的ASCII码字符编码表。-2.字符串字符串 字符串字符串是指连续的一串字符，通常方式下,它们占用主存中连续的多个字节，每个字节存一个字符。当主存字由2个或4个字节组成时，在同一个主存字中，既可按从低位字节向高位字节的顺序存放字符串的内容，也可按从高位字节向低位字节的次序顺序存放字符串的内容。例例 将下面字符串从高位字节到低位字节依次存在主存中。IFABTHENREAD(C)-2.1.4 汉汉字的表示方法字的表示方法1.汉汉字的字的输输入入编码编码 当前采用的方法主要有以下三类:数字数字编码编码常用的是国标区位码,用数字串代表一个汉字输入。区位码是将国家标准局公布的6763个两级汉字分为94个区,每个区分94位,实际上把汉字表示成二维数组,每个汉字在数组中的下标就是区位码。区码和位码各两位十进制数字,因此输入一个汉字需按键四次。数字编码输入的优点是无重码,且输入码与内部编码的转换比较方便,缺点是代码难以记忆。拼音拼音码码拼音码是以汉字拼音为基础的输入方法。使用简单方便，但汉字同音字太多,输入重码率很高,同音字选择影响了输入速度。字形字形编码编码字形编码是用汉字的形状来进行的编码。把汉字的笔划部件用字母或数字进行编码,按笔划的顺序依次输入,就能表示一个汉字。-2.汉汉字内字内码码汉汉字内字内码码是用于汉字信息的存储、交换、检索等操作的机内代码,一般采用两个字节表示。英文字符的机内代码是七位的ASCII码，当用一个字节表示时，最高位为“0”。为了与英文字符能相互区别，汉字机内代码中两个字节的最高位均规定为“1”。注意：注意：有些系统中字节的最高位用于奇偶校验位，这种情况下用三个字节表示汉字内码。-3.汉汉字字模字字模码码字模字模码码是用点阵表示的汉字字形代码，它是汉字的输出形式。字模点阵只能用来构成汉汉字字库库，用于汉字的显示输出或打印输出。注意，汉字的输入编码、汉字内码、字模码是计算机中用于输入、内部处理、输出三种不同用途的编码，不要混为一谈。图2.1汉字的字模点阵及编码-2.1.5 校校验码验码元件故障/噪声干扰等各种因素常导致计算机在处理信息过程中出现错误。为了防止错误可将信号采用专门的逻辑线路进行编码以检测错误，甚至校正错误。通常的方法是在每个字上添加一些校验位，用来确定字中出现错误的位置。最简单且应用广泛的检错码是采用一位校验位的奇校奇校验验或偶校偶校验验。设(01n-1)是一个n位字,则奇校奇校验验位位定义为C01n-1同理偶校偶校验验位位定义为C01n-1-2.2定点加法、减法运算2.2.1 补码补码加法加法负数用补码表示后，可以和正数一样来处理。这样，运算器里只需要一个加法器就可以了，不必为了负数的加法运算，再配一个减法器。补码加法的公式是补补补 (mod2)现分四种情况来证明。假设采用定点小数表示，因此证明的先决条件是 1,1,1。-(1)0,0,则0。相加两数都是正数,故其和也一定是正数。正数的补码和原码是一样的,可得：补补补(mod2)(2)0,0,则0或0时,2()2,进位2必丢失,又因()0，故补补补(mod2)当0时,2()2,又因()0，故补补2()补(mod2)-(3)0,则0或0。这种情况等同于第2种情况。(4)0,0,则0。相加两数都是负数,则其和也一定是负数。补2,补2补补222(2)上式右边分为”2”和(2)两部分.既然()是负数,而其绝对值又小于1,那么(2)就一定是小于2而大于1的数,进位”2”必丢失.又因()0,所以补补2()补(mod2)至此我们证明了,在模2意义下,任意两数的补码之和等于该两数之和的补码.这是补码加法的理论基础,其结论也适用于定点整数。-例例8 0.1001,0.0101,用补码求解解:补0.1001,补0.0101补0.1001补0.0101补0.1110 所以0.1110-例例990.1011,0.0101,用补码求。解解:补0.1011,补1.1011补0.1011补1.1011补10.0110所以0.0110由以上两例看到,补码加法的特点,一是符号位要作为数的一部分一起参加运算,二是要在模2的意义下相加,即超过2的进位要丢掉。-2.2.2 补码补码减法减法 负数的减法运算也要设法化为加法来做,其所以使用这种方法而不使用直接减法,是因为它可以和常规的加法运算使用同一加法器电路,从而简化了计算机的设计。数用补码表示时,减法运算的公式为补补补补-补只要证明补补,上式即得证。-现证明如下：补补补(mod2)补补补(2.19a)补()补补补补 补补(2.19a)将式(2.19a)与(2.19b)相加,得补补补补补补补补补补补补0故补补 (mod2)-从补求补的法则是：对补包括符号位“求反且最末位加1”,即可得到补。写成运算表达式，则为补补2n(2.21)其中符号表示对补作包括符号位在内的求反操作,2n表示最末位的1-例例10已知10.1110,20.1101,求：1补,1补,2补,2补。解解:1补 1.00101补 1补2-40.11010.00010.11102补 0.11012补 2补2-41.00100.00011.0011-例例110.1101,0.0110,求。解解:补0.1101补0.0110补1.1010补0.1101补1.1010补10.0111 所以0.0111-2.2.3 溢出概念与溢出概念与检测检测方法方法在定点小数机器中,数的表示范围为|1.在运算过程中如出现大于1的现象,称为“溢出”。在定点机中,正常情况下溢出是不允许的。两个正数相加,结果大于机器所能表示的最大正数,称为上溢上溢。而两个负数相加,结果小于机器所能表示的最小负数,称为下溢下溢。机器定点小数表示-例例120.1011,0.1001,求。解解:补0.1011补0.1001补0.1011补0.1001补1.0100两个正数相加的结果成为负数,这显然是错误的。例例130.1101,0.1011,求。解解:补1.0011补1.0101 补 1.0011补1.0101补0.1000两个负数相加的结果成为正数,这同样是错误的。-为了判断“溢出”是否发生，可采用两种检测的方法。第一种方法是采用双符号位法，这称为“变形补码”或“模4补码”，从而可使模2补码所能表示的数的范围扩大一倍。第二种溢出检测方法是采用单符号位法。从上例中看到，当最高有效位产生进位而符号位无进位时，产生上溢；当最高有效位无进位而符号位有进位时，产生下溢。在定点机中当运算结果发生溢出时，机器通过逻辑电路自动检查出溢出，并进行中断处理。-2.2.4 基本的二基本的二进进制加法制加法/减法器减法器首先我们来讨论最简单的一位全加器的结构，设定两个二进制数字Ai，Bi和一个进位输入Ci相加，产生一个和输出Si，以及一个进位输出Ci1。Ai BiCiCi1Si 下表列出一位全加器进行加法运算的输入输出真值表。-输入输出AiBiCiSiCi10000000110010100110110010101011100111111表表2.2 一位全加器真一位全加器真值值表表-根据表2.2所示的真值表，三个输入端和两个输入端可按如下逻辑方程进行联系：SiAiBiCiCi1 AiBiBiCiCiAi按此表达式组成的一位全加器下图示2.2(a)。-由上图看到，n个1位的全加器(FA)可级联成一个n位的行波进位加减器。M为方式控制输入线，当M0时，作加法(AB)运算；当M1时，作减法(AB)运算，在后一种情况下，AB运算转化成A补B补运算，求补过程由B1来实现。因此图中最右边的全加器的起始进位输入端被连接到功能方式线M上，作减法时M1，相当于在加法器的最低位上加1。另外图中左边还表示出单符号位法的溢出检测逻辑；当CnCn1时，运算无溢出；而当CnCn1时，运算有溢出，经异或门产生溢出信号。-对一位全加器(FA)来说，Si的时间延迟为6T(每级异或门延迟3T)，Ci1的时间延迟为5T，其中T被定义为相应于单级逻辑电路的单位门延迟。T通常采用一个“与非”门或一个“或非”门的时间延迟来作为度量单位。现在我们计算一个n位的行波进位加法器的时间延迟。假如采用图2.2(a)所示的一位全加器并考虑溢出检测，那么n位行波进位加法器的延迟时间ta为tan2T9T(2n9)T9T为最低位上的两极“异或”门再加上溢出“异或”门的总时间，2T为每级进位链的延迟时间。-当不考虑溢出检测时，有ta(n-1)2T9Tta意味着加法器的输入端输入加数和被加数后，在最坏情况下加法器输出端得到稳定的求和输出所需的最长时间。显然这个时间越小越好。注意，加数、被加数、进位与和数都是用电平来表示的，因此，所谓稳定的求和输出，就是指稳定的电平输出。注意：第一种情况下，是最低的两个异或门加上溢出的异或门共3*3T；第二种情况下，是最低的两个异或门加上最后一个FA的输出异或门共3*3T。-2.2.5 十十进进制加法器制加法器十进制加法器可由BCD码(二十进制码)来设计，它可以在二进制加法器的基础上加上适当的校正校正 逻辑来实现，该校正逻辑可将二进制的和和改变成所要求的十进制格式。n位BCD码行波式进位加法器的一般结构如下图2.3(a)所示，它由n级组成，每一级将一对4位的BCD数字相加，并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图2.3(b)。-在十进制运算时，当相加二数之和大于9时，便产生进位。可是用BCD码完成十进制数运算时，当和数大于9时，必须对和数进行加6修正。这是因为，采用BCD码后，在二数相加的和数小于等于9时，十进制运算的结果是正确的；而当相加的和数大于9时，结果不正确，必须加6修正后才能得出正确的结果。-2.3定点乘法运算2.3.1 原原码码乘法乘法 1.人工算法与机器算法的同异性人工算法与机器算法的同异性设0.1101,0.1011.下面让我们先用习惯方法求其乘积，其过程如下:-上述的运算过程与十进制乘法相似：从乘数的最低位开始,若这一位为“1”，则将被乘数写下；若这一位为“0”，则写下全0。然后在对乘数的次高位进行乘法运算，其规则同上，不过这一位乘数的权与最低位乘数的权不一样，因此被乘数要左移一位。以此类推直到乘数个位乘完为止，最后将它们统统加起来便得到最后乘积。同理，如果被乘数和乘数用定点整数表示，我们也会得到同样的结果。数值部分的运算方法与普通的十进制小数乘法类似，不过对于用二进制表达式的数来说，其乘法规则更为简单一些。-在定点计算机中，两个原码表示的数相乘的运算规则是:乘积的符号位由两数的符号位按异或运算得到，而乘积的数值部分则是两个正数相乘之积。设n位被乘数和乘数用定点小数表示被乘数原f.n110乘数原f.n110则两数的乘积原(ff)(0.n110)(0.n110)式中，f为被乘数符号，f为乘数符号。-人们习惯的算法对机器并不完全适用。原因之一，机器通常只有n位长，两个n位数相乘，乘积可能为2n位。原因之二，只有两个操作数相加的加法器难以胜任将n各位积一次相加起来的运算。早期计算机中为了简化硬件结构，采用串行的1位乘法方案，即多次执行“加法移位”操作来实现。这种方法并不需要很多器件。然而串行方法毕竟太慢，自从大规模集成电路问世以来，出现了各种形式的流水式阵列乘法器，它们属于并行乘法器。-2.不不带带符号的符号的阵阵列乘法器列乘法器设有两个不带符号的二进制整数：Aam1a1a0Bbn1b1b0它们的数值分别为a和b,即m1n1aai2ibbj2ji0j0在二进制乘法中，被乘数A与乘数B相乘，产生mn位乘积P：Ppmn1p1p0乘积P的数值为-实现这个乘法过程所需要的操作和人们的习惯方法非常类似：-上述过程说明了在m位乘n位不带符号整数的阵列乘法中“加法移位”操作的被加数矩阵。每一个部分乘积项(位积)aibj叫做一个被加数。这mn个被加数aibj|0im1和0jn1可以用mn个“与”门并行地产生。由此说明设计高速并行乘法器的基本问题，就在于缩短被加数矩阵中每列所包含的1的加法时间。下图是一个55(mn)不带符号的阵列乘法器的逻辑电路图：-这种乘法器要实现n位n位时，需要n(n1)个全加器和n2个“与”门。该乘法器的总的乘法时间可以估算如下：令Ta为“与门”的传输延迟时间，Tf为全加器(FA)的进位传输延迟时间，假定用2级“与非”逻辑来实现FA的进位链功能，那么我们就有：TaTf2T从上图可知，最坏情况下延迟途径，即是沿着矩阵最右边的对角线和最下面的一行。因而得n位n位不带符号的阵列乘法器总的乘法时间为：tmTa(n1)6T(n1)Tf2T(n1)6T(n1)2T(8n6)T-例例16 已知两个不带符号的二进制整数A11011，B10101，求每一部分乘积项aibj的值与p9p8p0的值。解解:Pp9p8p7p6p5p4p3p2p1p01000110111(56710)a4b01a3b01a2b00a1b01a0b01a4b10a3b10a2b10a1b10a0b10a4b21a3b21a2b20a1b21a0b20a4b30a3b30a2b30a1b30a0b30a4b41a3b41a2b40a1b41a0b41-3.带带符号的符号的阵阵列乘法器列乘法器(1)对2求补器电路我们先来看看算术运算部件设计中经常用到的求补电路。下图示出一个具有使能控制的二进制对2求补器电路，其逻辑表达式如下：C10,CiaiCi1ai*aiECi1,0in-在对2求补时，要采用按位扫描技术来执行所需要的求补操作。令Aana1a0是给定的(n1)为带符号的数，要求确定它的补码形式。进行求补的方法就是从数的最右端a0开始，由右向左，直到找出第一个“1”，例如ai1，0in。这样，ai以左的每一个输入位都求反，即1变0，0变1。最右端的起始链式输入C1必须永远置成“0”。当控制信号线E为“1”时，启动对2求补的操作。当控制信号线E为“0”时，输出将和输入相等。显然，我们可以利用符号位来作为控制信号。-例如，在一个4位的对2求补器中，如果输入数为1010，那么输出数应是0110，其中从右算起的第2位，就是所遇到的第一个“1”的位置。用这种对2求补器来转换一个(n1)位带符号的数，所需的总时间延迟为tTCn2T5T(2n5)T其中每个扫描级需2T延迟，而5T则是由于“与”门和“异或”门引起的。-(2)带符号的阵列乘法器下图是(n1)(n1)位带求补器的阵列乘法器逻辑方框图。通常，把包括这些求补级的乘法器又称为符号求补的阵列乘法器。在这种逻辑结构中，共使用三个求补器。其中两个算前求补器的作用是：将两个操作数A和B在被不带符号的乘法阵列(核心部件)相乘以前，先变成正整数。而算后求补器的作用则是：当两个输入操作数的符号不一致时，把运算结果变成带符号的数。-上面所示的带求补级的阵列乘法器既适用于原码乘法，也适用于间接的补码乘法。不过在原码乘法中，算前求补和算后求补都不需要，因为输入数据都是立即可用的。而间接的补码阵列乘法却需要增加三个硬件求补器。为了完成所必需的求与乘法操作，时间大约比原码阵列乘法增加1倍。实际上我们可以看到带符号的阵列乘法器其内部仍是一个基本的源码阵列乘法器，只是对输入的补码数据在乘前进行了值还原，同时在乘后再次将乘积数转换为补码形式输出。-例例17 设15，13，用带求补器的原码阵列乘法器求出乘积？解解:设最高位为符号位，则输入数据为补01111补10011符号位单独考虑，经过算前求补级后|1111,|1101-算后经求补级输出并加上乘积符号位1,乘积的补码值为100111101。则原码乘积值为111000011。换算成二进制数真值是(11000011)2=(-195)10十进制数验证：15(13)195相等。-2.3.2 补码补码乘法乘法1.补码补码与真与真值值的的转换转换公式公式补码乘法因符号位参与运算，可以完成补码数的“直接”乘法，而不需要求补级。这种直接的方法排除了较慢的对2求补操作，因而大大加速了乘法过程。首先说明与直接的补码乘法相联系数学特征。对于计算补码数的数值来说，一种较好的表示方法是使补码的位置数由一个带负权的符号和带正权的系数。今考虑一个定点补码整数N补an1an2a1a0,这里an1是符号位。根据N补的符号，补码数N补和真值N的关系可以表示成：-n2ai2i当an10(N补为正)Ni0n21(1ai)2i当an11(N补为负)i0如果我们把负权因数2n1强加到符号位an1上，那么就可以把上述方程组中的两个位置表达式合并成下面的统一形式：n2Nan12n1ai2ii=0n2N(1an1)2n1(1ai)2i+1i 0-2.一般化的全加器形式一般化的全加器形式常规的一位全加器可假定它的3个输入和2个输出都是正权。这种加法器通过把正权或负权加到输入/输出端，可以归纳出四类加法单元。如下表，0类全加器没有负权输入；1类全加器有1个负权输入和2个正权输入；依次类推。对0类、3类全加器而言有：对1类、2类全加器，则有-表2.3四类一般化全加器的名称和逻辑符号-注意，0类和3类全加器是用同一对逻辑方程来表征的，它和普通的一位全加器(0类)是一致的。这是因为3类全加器可以简单地把0类全加器的所有输入输出值全部反向来得到，反之亦然。1类和2类全加器之间也能建立类似的关系。由于逻辑表达式具有两级与-或形式，可以用“与或非”门来实现，延迟时间为2T。-3.直接直接补码阵补码阵列乘法器列乘法器利用混合型的全加器就可以构成直接补码数阵列乘法器。设被乘数A和乘数B是两个5位的二进制补码数，即A(a4)a3a2a1a0B(b4)a3a2a1a0它们具有带负权的符号位a4和b4，并用括号标注。如果我们用括号来标注负的被加项,例如(aibJ)，那么A和B相乘过程中所包含的操作步骤如下面矩阵所示：-A(a4)a3a2a1a0B(b4)b3b2b1b0(a4b0)a3b0a1b0a1b0a0b0(a4b1)a3b1a2b1a1b1a0b1(a4b2)a3b2a2b2a1b2a0b2(a4b3)a3b3a2b3a1b3a0b3)a4b4(a3b4)(a2b4)(a1b4)(a0b4)Pp9p8p7p6p5p4p3p2p1p0-上图所示是5位乘5位的直接补码阵列乘法器逻辑原理，其中使用不同的逻辑符号来代表0类、1类、2类、3类全加器。2类和1类全加器具有同样的结构，但是使用不同的逻辑符号可使乘法阵列的线路图容易理解。该实现方式称为三段阵列乘法器，其中右上角的三角形中只用0类全加器，左上角的三角形只用1类全加器，阵列的最后两行只用2类全加器。-其中使用不同的逻辑符号来代表0类、1类、2类、3类全加器。2类和1类全加器具有同样的结构，但是使用不同的逻辑符号可使乘法阵列的线路图容易理解。在n位乘n位的一般情况下，该乘法器需要(n2)2个0类全加器，(n2)个1类全加器，(2n3)个2类全加器，1个3类全加器，总共是n(n1)个全加器。故所需的总乘法时间是：tp=Ta+2(n-1)Tf=2T+(2n-2)2T=(4n-2)T(2.31)-例例20设A补(01101)2,B补(11011)2,求AB补?解解:(0)110113)(1)10115(0)1101(0)1101(0)0000(0)11010(1)(1)(0)(1)0(1)0111111(1)1011111165扩展符号位符号位验证：127026125124123122121120128(32168421)65(13)(5)65-2.4 定点除法运算2.4.1 原原码码除法运算原理除法运算原理两个原码表示的数相除时，商的符号由两数的符号按位相加求得，商的数值部分由两数的数值部分相除求得。设有n位定点小数(定点整数也同样适用)：被除数,其原码为原f.n110除数,其原码为原f.n110则有商q/，其原码为q原(ff)+(0.n110/0.n110)-商的符号运算qfff与原码乘法一样，用模2求和得到。商的数值部分的运算，实质上是两个正数求商的运算。根据我们所熟知的十进制除法运算方法，很容易得到二进制数的除法运算方法，所不同的只是在二进制中，商的每一位不是“1”就是“0”，其运算法则更简单一些。下面仅讨论数值部分的运算。设被除数0.1001，除数0.1011，模仿十进制除法运算，以手算方法求的过程如下:-得的商q0.1101，余数为r0.00000001。-上面的笔算过程可叙述如下：1.判断是否小于？现在21,表示够减,小数点后第一位商“1”,作r021,得余数r1。3.比较r1和22,因r122,表示够减,小数点后第二位商“1”,作r122,得余数r2。4.比较r2和23,因r224,表示够减,小数点后第四2位商“1”,作r324,得余数r4,共求四位商,至此除法完毕。-在计算机中小数点是固定的，不能简单地采用手算的办法。为便于机器操作，使“除数右移”和“右移上商”的操作统一起来。事实上机器与人运算过程不同，人会心算一看就知道够不够减。但机器却必须先作减法，若余数为正才知道够减；若余数为负才知道不够减。不够减时必须恢复原来的余数以便再继续往下运算。这种方法称为恢复余数法恢复余数法。要恢复原来的余数，只要当前的余数加上除数即可。但由于要恢复余数，使除法进行过程的步数不固定，因此控制比较复杂。实际中常用不恢复余数法又称加减交替法加减交替法。其特点是运算过程中如出现不够减则不必恢复余数，根据余数符号，可以继续往下运算，因此步数固定，控制简单。早期计算机中，为了简化结构，硬件除法器的设计采用串行的1位除法方案。即多次执行“减法移位”操作来实现，并使用计数器来控制移位次数。由于串行除法器速度太慢，目前已被淘汰。-不恢复余数除法即加减交替法的实现方式：设被除数为：除数为：1.xy补=x补+-y补若：xy0则商数为1，并进行第二步减，即：xy补(21y)若：xy0则商数为0，还原减法操作，在进行第二步减，即：x(21y)补x补+-(21y)补上面过程也就是：xyy(21y)补xy补y(21y)补xy补(21y)补步骤2同理，从而用加减交替法实现除法操作。-2.4.2 并行除法器并行除法器1.可控加法可控加法/减法减法(CAS)单单元元和阵列乘法器非常相似，阵列式除法器也是一种并行运算部件，采用大规模集成电路制造。与早期的串行除法器相比，阵列除法器不仅所需的控制线路少，而且能提供令人满意的高速运算速度。阵列除法器有多种多样形式，如不恢复余数阵列除法器，补码阵列除法器等等。先介绍可控加法/减法(CAS)单元，它将用于并行除法流水逻辑阵列中，它有四个输出端和四个输入端。当输入线P0时，CAS作加法运算；当P1时，CAS作减法运算。逻辑结构图：-CAS单元的输入与输出的关系可用如下一组逻辑方程来表示：SiAi(BiP)CiCi1(AiCi)(BiP)AiCi(2.32)当P0时，方程式(2.32)就等于我们前面学习的一位全加器(FA)的公式：SiAiBiCiCi1AiBiBiCiAiCi当P1时，则得求差公式：SiAiBiCiCi1AiBiBiCiAiCi(2.33)其中BiBi1。-在减法情况下，输入Ci称为借位输入，而Ci1称为借位输出。为说明CAS单元的实际内部电路实现，将方程式(2.32)加以变换，可得如下形式：SiAi(BiP)CiAiBiCiPAiBiCiPAiBiCiPAiBiCiPAiBiCiPAiBiCiPAiBiCiPAiBiCiPCi1(AiCi)(BiP)AiCiAiBiPAiBiPBiCiPBiCiPAiCi在这两个表达式中，每一个都能用一个三级组合逻辑电路(包括反向器)来实现。因此每一个基本的CAS单元的延迟时间为3T单元。-2.不恢复余数的不恢复余数的阵阵列除法器列除法器先假定所有被处理的数都是正的小数。不恢复余数的除法也就是加减交替法。在不恢复余数的除法阵列中，每一行所执行的操作究竟是加法还是减法，取决于前一行输出的符号与被除数的符号是否一致。当出现不够减时，部分余数相对于被除数来说要改变符号。这时应该产生一个商位“0”，除数首先沿对角线右移，然后加到下一行的部分余数上。当部分余数不改变它的符号时，即产生商位“1”，下一行的操作应该是减法。下图是4位除4位的不恢复余数阵列除法器的逻辑原理图。-其中被除数0.123456(双倍长)除数0.123商数0.q1q2q3余数0.00r3r4r5r6字长n14由上图看出，该阵列除法器是用一个可控加法/减法(CAS)单元所组成的流水阵列来实现的。推广到一般情况，一个(n1)位除(n1)位的加减交替除法阵列由(n1)2个CAS单元组成，其中两个操作数(被除数与除数)都是正的。-最上面一行所执行的初始操作经常是减法。因此最上面一行的控制线P固定置成“1”。减法是用2的补码运算来实现的，这时右端各CAS单元上的反馈线用作初始的进位输入。每一行最左边的单元的进位输出决定着商的数值。将当前的商反馈到下一行，我们就能确定下一行的操作。由于进位输出信号指示出当前的部分余数的符号，因此，它将决定下一行的操作将进行加法还是减法。-对不恢复余数阵列除法器来说，在进行运算时，沿着每一行都有进位(或借位)传播，同时所有行在它们的进位链上都是串行连接。而每个CAS单元的延迟时间为3T单元，因此，对一个2n位除以n位的不恢复余数阵列除法器来说，单元的数量为(n1)2，考虑最大情况下的信号延迟，其除法执行时间为td3(n1)2T其中n为尾数位数。-例例20 0.101001,0.111,求。解解:补1.001被除数0.101001减1.001余数为负1.1100010q00余数左移1.10001加0.111余数为正0.011010q11余数左移0.1101减1.001余数为负1.11110q20余数左移1.111加0.111余数为正0.1100q31故得商qq0.q1q2q30.101余数r(0.00r3r4r5r6)0.000110-2.5定点运算器的组成2.5.1 逻辑逻辑运算运算计算机中除了进行加、减、乘、除等基本算术运算外，还可对两个或一个逻辑数进行逻辑运算。所谓逻辑数，是指不带符号的二进制数。利用逻辑运算可以进行两个数的比较，或者从某个数中选取某几位等操作。计算机中的逻辑运算，主要是指逻辑逻辑非非、逻逻辑辑加加、逻辑逻辑乘乘、逻辑逻辑异异四种基本运算。-1.逻辑逻辑非运算非运算逻辑非也称求反求反。对某数进行逻辑非运算，就是按位求它的反，常用变量上方加一横来表示。2.逻辑逻辑加运算加运算两数进行逻辑加，就是按位求它们的“或”，所以逻辑加又称逻辑逻辑或或，常用记号“V”或“”来表示。3.逻辑逻辑乘运算乘运算两数逻辑乘，就是按位求它们的“与”，所以逻辑乘又称“逻辑逻辑与与”，常用记号“”或“”来表示。4.逻辑逻辑异运算异运算对两数进行异或就是按位求它们的模2和，所以逻辑异又称“按位加按位加”，常用记号“”表示。-2.5.2 多功能算多功能算术术/逻辑逻辑运算运算单单元元(ALU)由一位全加器(FA)构成的行波进位加法器，它可以实现补码数的加法或减法运算。但是这种加法/减法器存在两个问题：一是由于串行进位它的运算时间很长。假如加法器由n位全加器构成，每一位的进位延迟时间为20ns，那么最坏情况下，进位信号从最低位传递到最高位而最后输出稳定至少需要n*20ns，这在高速计算中显然是不利的。二是就行波进位加法器本身来说，它只能完成加法或减法两种操作而不能完成逻辑操作。本节我们介绍的多功能算术/逻辑运算单元(ALU)不仅具有多种算术运算和逻辑运算的功能，而且具有先行进位逻辑，从而能实现高速运算。-图2.10ALU的逻辑结构原理框图-1.基本思想基本思想一位全加器(FA)的逻辑表达式为FiAiBiCiCi1AiBiBiCiCiAi我们将Ai和Bi先组合成由控制参数S0,S1,S2,S3控制的组合函数Xi和Yi，然后再将Xi,Yi和下一位进位数通过全加器进行全加。这样，不同的控制参数可以得到不同的组合函数，因而能够实现多种算术运算和逻辑运算。-一位算术/逻辑运算单元的逻辑表达式为：FiXiYiCnICni1XiYiYiCniCniXi上式中进位下标用ni代替原来一位全加器中的i，i代表集成在一片电路上的ALU的二进制位数。对于4位一片的ALU，i0,1,2,3。n代表若干片ALU组成更大字长的运算器时每片电路的进位输入，例如当4片组成16位字长的运算器时，n0,4,8,12。-2.逻辑逻辑表达式表达式 控制参数S0,S1,S2,S3分别控制输入Ai和Bi，产生Y和X的函数。其中Yi是受S0,S1控制的Ai和Bi的组合函数，而Xi是受S2,S3控制的Ai和Bi组合函数，其函数关系如下表2.4所示。S0S1YiS2S3Xi00011011AiAiBiAiBi0000110111AiBiAiBiAi表2.4Xi,Yi与控制参数和输入量的关系-根据上面所列的函数关系，即可列出Xi和Yi的逻辑表达式XiS2S3S2S3（AiBi）S2S3（AiBi）S2S3AiYiS0S1AiS0S1AiBiS0S1AiBi进一步化简并代入前面的求和与进位表达式，可得ALU的某一位逻辑表达式如下(2.36)-4位之间采用先行进位公式，根据上式(2.36)，每一位的进位公式可递推如下：第0位向第1位的进位公式为Cn1Y0X0Cn其中Cn是向第0位(末位)的进位。第1位向第2位的进位公式为Cn2Y1X1Cn1Y1Y0X1X0X1Cn第2位向第3位的进位公式为Cn3Y2X2Cn2Y2Y1X2Y0X1X2X0X1X2Cn第3位的进位输出(即整个4位运算进位输出)公式为Cn4Y3X3Cn3Y3Y2X3Y1X2X3Y0X1X2X3X0X1X2X3Cn设GY3Y2X3Y1X2X3Y0X1X2X3PX0X1X2X3则Cn4GPCn(2.37)-这样对一片ALU来说，可有三个进位输出。其中G称为进进位位发发生生输输出出，P称为进进位位传传送送输输出出。在电路中多加这两个进位输出的目的，是为了便于实现多片(组)ALU之间的先行进位，为此还需一个配合电路称之为先行先行进进位位发发生器生器(CLA)。Cn+4是本片(组)的最后进位输出。逻辑表达式表明，这是一个先行进位逻辑。换句话说第0位的进位输入Cn可以直接传送到最高位上去，因而可以实现高速运算。用正逻辑表示的4位算术/逻辑运算单元(ALU)的逻辑电路图如下，它是根据上面的原始推导公式用TTL电路实现的。这个期间的商业标号为74181ALU。-3.算算术逻辑术逻辑运算的运算的实现实现上图示中除了S0S3四个控制端外，还有一个控制端，它是用来控制ALU是进行算术运算还是进行逻辑运算的。当0时，对进位信号没有任何影响。此时F不仅与本位的被操作数Y和操作数X有关，而且与本位的进位输出，即C有关，因此0时进行算算术术操作操作。当1时，封锁了各位的进位输出，即C0，因此各位的运算结果F仅与Y和X有关，故1时进行逻辑逻辑操作操作。-下图示出了工作于负逻辑和正逻辑操作数方式的74181ALU方框图。由书第55页的功能表可看出，这个器件执行的正逻辑输入/输出方式的一组算术运算和逻辑操作与负逻辑输入/输出方式的一组算术运算和逻辑操作是等效的。图2.1174181ALU的逻辑电路图和方框图-参见书中第55页的表2.5列出了74181ALU的运算功能表，它有两种工作方式。对正逻辑操作数来说，算术运算称高电平操作，逻辑运算称正逻辑操作(即高电平为“1”，低电平为“0”)。对于负逻辑操作数来说，正好相反。由于S0S3有16种状态组合，因此对正逻辑输入与输出而言，有16种算术运算功能和16种逻辑运算功能。同样对于负逻辑输入与输出而言，也有16种算术运算功能和16种逻辑运算功能。-4.两两级级先行先行进进位的位的ALU 前面说过，74181ALU设置了P和G两个本组先行进位输出端。如果将四片74181的P,G输出端送入到74182先行进位部件(CLA)，又可实现第二级的先行进位，即组与组之间的先行进位。假设4片(组)74181的先行进位输出依次为P0,G0,G1,P1,P2,G2,P3,G3,那么参考式(2.37)的进位逻辑表达式，先行进位部件74182CLA所提供的进位逻辑关系如下：-CnG0P0CnCnG1P1CnG1G0P1P0P1CnCnG2P2CnG2G1P2G0P1P2P0P1P2CnCn4G3P3CnG3G2P3G1P1P2G0P1P2P3P0P1P2P3CnG*P*Cn其中P*P0P1P2P3G*G3G2P3G1P1P2G0P1P2P3根据以上表达式，用TTL器件实现的成组先行进位部件74182的逻辑电路图如下，其中G*称为成成组进组进位位发发生生输输出出，P*称为成成组进组进位位传传送送输输出出。-下图示出了用两个16位全先行进位部件级联组成的32位ALU逻辑方框图。在这个电路中使用了八个74181ALU和两个74182CLA器件。很显然对一个16位来说，CLA部件构成了第二级的先行进位逻辑，即实现四个小组(位片)之间的先行进位，从而使全字长ALU的运算时间大大缩短。图2.13用两个16位全先行进位部件级联组成的32位ALU-2.5.3 内部内部总线总线由于计算机内部的主要工作过程是信息传送和加工的过程，因此在机器内部各部件之间的数据传送非常频繁。为了减少内部的传送线并便于控制，通常将一些寄存器之间数据传送的通路加以归并，组成总线结构，使不同来源的信息在此传输线上分时传送。根据总线所在位置，总线分为内部总线和外部总线两类。内部内部总线总线是指CPU内各部件的连线，而外部外部总线总线是指系统总线，即CPU与存储器、I/O系统之间的连线。本节只讨论内部总线。-按总线的逻辑结构来说，总线可分为单向传送总线和双向传送总线。所谓单单向向总线总线就是信息只能向一个方向传送。所谓双向双向总线总线就是信息可以分两个方向传送，既可以发送数据，也可以接收数据。下图2.14(a)是带有缓冲驱动器的4位双向数据总线。其中所用的基本电路就是三态逻辑电路。当“发送”信号有效时，数据从左向右传送。反之当“接收”信号有效时，数据从右向左传送。这种类型的缓冲器通常根据它们如何使用而叫作总线扩展器、总线驱动器、总线接收器等等。-图2.14由三态门组成的