半导体集成电路第4章-版图设计及举例

第四章第四章 版图设计版图设计内容提要内容提要内容提要内容提要 1 1：版图设计的基本流程：版图设计的基本流程：版图设计的基本流程：版图设计的基本流程 、基本概念、基本概念、基本概念、基本概念 2 2：ICIC中元件的版图设计中元件的版图设计中元件的版图设计中元件的版图设计 3 3：六管单元：六管单元：六管单元：六管单元TTL“TTL“与非门与非门与非门与非门”版图设计举例版图设计举例版图设计举例版图设计举例版图设计的基本流程版图设计的基本流程 、基本概念、基本概念集成电路的设计包括三方面的工作：集成电路的设计包括三方面的工作：集成电路的设计包括三方面的工作：集成电路的设计包括三方面的工作：线路设计、工艺设计、版图设计线路设计、工艺设计、版图设计线路设计、工艺设计、版图设计线路设计、工艺设计、版图设计 首先根据电路指标，结合集成电路的首先根据电路指标，结合集成电路的首先根据电路指标，结合集成电路的首先根据电路指标，结合集成电路的特点设计出可行的电子线路，再将电子线特点设计出可行的电子线路，再将电子线特点设计出可行的电子线路，再将电子线特点设计出可行的电子线路，再将电子线路图转换为一张平面的集成电路工艺复合路图转换为一张平面的集成电路工艺复合路图转换为一张平面的集成电路工艺复合路图转换为一张平面的集成电路工艺复合图，即版图，进而制作出一套掩模版（光图，即版图，进而制作出一套掩模版（光图，即版图，进而制作出一套掩模版（光图，即版图，进而制作出一套掩模版（光刻板），在确定的工艺条件下生产出符合刻板），在确定的工艺条件下生产出符合刻板），在确定的工艺条件下生产出符合刻板），在确定的工艺条件下生产出符合原设计指标的集成电路芯片。原设计指标的集成电路芯片。原设计指标的集成电路芯片。原设计指标的集成电路芯片。在具体设计中，首先确定电子路线，再从在具体设计中，首先确定电子路线，再从在具体设计中，首先确定电子路线，再从在具体设计中，首先确定电子路线，再从几套标准工艺中选择一套适于本单位工艺水平几套标准工艺中选择一套适于本单位工艺水平几套标准工艺中选择一套适于本单位工艺水平几套标准工艺中选择一套适于本单位工艺水平的工艺方案作参考，确定好试制方案，在此基的工艺方案作参考，确定好试制方案，在此基的工艺方案作参考，确定好试制方案，在此基的工艺方案作参考，确定好试制方案，在此基础上，设计出版图，制作光刻掩膜版，进行产础上，设计出版图，制作光刻掩膜版，进行产础上，设计出版图，制作光刻掩膜版，进行产础上，设计出版图，制作光刻掩膜版，进行产品试制，根据试制的结果，适当地修改电路及品试制，根据试制的结果，适当地修改电路及品试制，根据试制的结果，适当地修改电路及品试制，根据试制的结果，适当地修改电路及版图，以获得最佳设计方案。版图，以获得最佳设计方案。版图，以获得最佳设计方案。版图，以获得最佳设计方案。现代的数字电路均采用标准工艺进行生产。现代的数字电路均采用标准工艺进行生产。现代的数字电路均采用标准工艺进行生产。现代的数字电路均采用标准工艺进行生产。因此，线路设计及版图设计均围绕标准工艺进因此，线路设计及版图设计均围绕标准工艺进因此，线路设计及版图设计均围绕标准工艺进因此，线路设计及版图设计均围绕标准工艺进行。行。行。行。设计程序大体如下：设计程序大体如下：设计程序大体如下：设计程序大体如下：电路指标电路指标试验电路试验电路布线方案布线方案元件指标元件指标工艺设计工艺设计定型电路定型电路工作版工作版 线路计算线路计算 机模拟机模拟初步元件设计初步元件设计寄生参数计算寄生参数计算版图版图初缩初缩母版母版精缩精缩分步重复分步重复试制试制生产生产4-1 版图设计的一般程序版图设计的一般程序 版图设计的任务：按照电路参数的要求，版图设计的任务：按照电路参数的要求，版图设计的任务：按照电路参数的要求，版图设计的任务：按照电路参数的要求，在给定的电路及工艺条件下，依据一定的规则，在给定的电路及工艺条件下，依据一定的规则，在给定的电路及工艺条件下，依据一定的规则，在给定的电路及工艺条件下，依据一定的规则，设计出电路中每个元件的图形及尺寸，然后排设计出电路中每个元件的图形及尺寸，然后排设计出电路中每个元件的图形及尺寸，然后排设计出电路中每个元件的图形及尺寸，然后排版、布线，完成整个版图。版、布线，完成整个版图。版、布线，完成整个版图。版、布线，完成整个版图。对于一个生产单位，工艺条件相对稳定，对于一个生产单位，工艺条件相对稳定，对于一个生产单位，工艺条件相对稳定，对于一个生产单位，工艺条件相对稳定，版图设计的好坏直接影响电路的参数及成品率。版图设计的好坏直接影响电路的参数及成品率。版图设计的好坏直接影响电路的参数及成品率。版图设计的好坏直接影响电路的参数及成品率。因此，版图设计是生产厂家一直主要的任务。因此，版图设计是生产厂家一直主要的任务。因此，版图设计是生产厂家一直主要的任务。因此，版图设计是生产厂家一直主要的任务。通常，版图的设计需通过多次的试制与修改过通常，版图的设计需通过多次的试制与修改过通常，版图的设计需通过多次的试制与修改过通常，版图的设计需通过多次的试制与修改过程。程。程。程。版图设计的一般程序版图设计的一般程序一、电路的模拟实验及理论分析一、电路的模拟实验及理论分析一、电路的模拟实验及理论分析一、电路的模拟实验及理论分析 工作的目的：工作的目的：工作的目的：工作的目的：1 1、了解电路的工作原理。、了解电路的工作原理。、了解电路的工作原理。、了解电路的工作原理。2 2、得到电路的静态工作点及支路电流。、得到电路的静态工作点及支路电流。、得到电路的静态工作点及支路电流。、得到电路的静态工作点及支路电流。3 3、了解电路中每个元件的参数（包括寄生效应）、了解电路中每个元件的参数（包括寄生效应）、了解电路中每个元件的参数（包括寄生效应）、了解电路中每个元件的参数（包括寄生效应）对电路的静态参数和瞬态参数的影响。对电路的静态参数和瞬态参数的影响。对电路的静态参数和瞬态参数的影响。对电路的静态参数和瞬态参数的影响。4 4、了解电路的温度特性。、了解电路的温度特性。、了解电路的温度特性。、了解电路的温度特性。二、工艺设计二、工艺设计二、工艺设计二、工艺设计工作的任务：工作的任务：工作的任务：工作的任务：1 1、充分了解生产厂家的工艺水平。、充分了解生产厂家的工艺水平。、充分了解生产厂家的工艺水平。、充分了解生产厂家的工艺水平。制版与光刻制版与光刻制版与光刻制版与光刻 外延与扩散外延与扩散外延与扩散外延与扩散 封装及管壳封装及管壳封装及管壳封装及管壳 集成度与成品率集成度与成品率集成度与成品率集成度与成品率 2 2、根据实际工艺水平及电路需要，选择一套适当、根据实际工艺水平及电路需要，选择一套适当、根据实际工艺水平及电路需要，选择一套适当、根据实际工艺水平及电路需要，选择一套适当 的生产工艺。的生产工艺。的生产工艺。的生产工艺。3 3、确定每一套工序的工艺要求。、确定每一套工序的工艺要求。、确定每一套工序的工艺要求。、确定每一套工序的工艺要求。三、确定版图设计的基本尺寸和规则三、确定版图设计的基本尺寸和规则三、确定版图设计的基本尺寸和规则三、确定版图设计的基本尺寸和规则 任务：根据实际工艺水平，确定最小线条任务：根据实际工艺水平，确定最小线条任务：根据实际工艺水平，确定最小线条任务：根据实际工艺水平，确定最小线条宽度，最小套刻间距及其它最小尺寸。宽度，最小套刻间距及其它最小尺寸。宽度，最小套刻间距及其它最小尺寸。宽度，最小套刻间距及其它最小尺寸。四、元件设计四、元件设计四、元件设计四、元件设计 根据电路对元件的要求，如（耐压、电流根据电路对元件的要求，如（耐压、电流根据电路对元件的要求，如（耐压、电流根据电路对元件的要求，如（耐压、电流容量、频率特性等）以及基本尺寸，确定每个容量、频率特性等）以及基本尺寸，确定每个容量、频率特性等）以及基本尺寸，确定每个容量、频率特性等）以及基本尺寸，确定每个元件的图形及尺寸。元件的图形及尺寸。元件的图形及尺寸。元件的图形及尺寸。五、划分隔离区五、划分隔离区五、划分隔离区五、划分隔离区 目的：实现电路中各个元件的电隔离目的：实现电路中各个元件的电隔离目的：实现电路中各个元件的电隔离目的：实现电路中各个元件的电隔离规则：规则：规则：规则：1 1、集电极等电位的、集电极等电位的、集电极等电位的、集电极等电位的NPNNPN管可共用一个隔离区（基极管可共用一个隔离区（基极管可共用一个隔离区（基极管可共用一个隔离区（基极 等电位的等电位的等电位的等电位的PNPPNP管可共用一个隔离区）管可共用一个隔离区）管可共用一个隔离区）管可共用一个隔离区）2 2、二极管按晶体管原则处理。、二极管按晶体管原则处理。、二极管按晶体管原则处理。、二极管按晶体管原则处理。3 3、原则上，所有硼扩散电阻可共用同一隔离区。、原则上，所有硼扩散电阻可共用同一隔离区。、原则上，所有硼扩散电阻可共用同一隔离区。、原则上，所有硼扩散电阻可共用同一隔离区。4 4、当集电极电位高于硼扩散电阻的电位时，晶体管、当集电极电位高于硼扩散电阻的电位时，晶体管、当集电极电位高于硼扩散电阻的电位时，晶体管、当集电极电位高于硼扩散电阻的电位时，晶体管 与电阻可置于同一隔离区。与电阻可置于同一隔离区。与电阻可置于同一隔离区。与电阻可置于同一隔离区。5 5、在不违反上述规则的前提下，划分隔离区可以灵、在不违反上述规则的前提下，划分隔离区可以灵、在不违反上述规则的前提下，划分隔离区可以灵、在不违反上述规则的前提下，划分隔离区可以灵 活掌握，以便于排版与布线。活掌握，以便于排版与布线。活掌握，以便于排版与布线。活掌握，以便于排版与布线。六、排版与布线六、排版与布线六、排版与布线六、排版与布线 通过排版，将所有元件的位置确定下来；通过排版，将所有元件的位置确定下来；通过排版，将所有元件的位置确定下来；通过排版，将所有元件的位置确定下来；通过布线，将所有元件按电路要求实现连线。通过布线，将所有元件按电路要求实现连线。通过布线，将所有元件按电路要求实现连线。通过布线，将所有元件按电路要求实现连线。规则：规则：规则：规则：1 1、元件排列紧骤，版面小，寄生效应小。、元件排列紧骤，版面小，寄生效应小。、元件排列紧骤，版面小，寄生效应小。、元件排列紧骤，版面小，寄生效应小。2 2、布线尽量短且简洁，昼避免交叉。、布线尽量短且简洁，昼避免交叉。、布线尽量短且简洁，昼避免交叉。、布线尽量短且简洁，昼避免交叉。3 3、铝条有一定宽度，且避开薄氧化层区及跨越大、铝条有一定宽度，且避开薄氧化层区及跨越大、铝条有一定宽度，且避开薄氧化层区及跨越大、铝条有一定宽度，且避开薄氧化层区及跨越大 的的的的siosio2 2台阶。台阶。台阶。台阶。4 4、要求参数一致的元件应置于邻近区域，避免工、要求参数一致的元件应置于邻近区域，避免工、要求参数一致的元件应置于邻近区域，避免工、要求参数一致的元件应置于邻近区域，避免工 艺及材料不均匀性的影响。艺及材料不均匀性的影响。艺及材料不均匀性的影响。艺及材料不均匀性的影响。5 5、使芯片热分布均匀，要求温度平衡的元件，应、使芯片热分布均匀，要求温度平衡的元件，应、使芯片热分布均匀，要求温度平衡的元件，应、使芯片热分布均匀，要求温度平衡的元件，应 置于等温线上。置于等温线上。置于等温线上。置于等温线上。6 6、压焊点的分布符合管壳外引线排列顺序。、压焊点的分布符合管壳外引线排列顺序。、压焊点的分布符合管壳外引线排列顺序。、压焊点的分布符合管壳外引线排列顺序。4-2 基本尺寸的确定基本尺寸的确定 基本尺寸包括掩膜图形的最小线条宽度和最小间基本尺寸包括掩膜图形的最小线条宽度和最小间基本尺寸包括掩膜图形的最小线条宽度和最小间基本尺寸包括掩膜图形的最小线条宽度和最小间距，与制版和光刻精度直接相关。距，与制版和光刻精度直接相关。距，与制版和光刻精度直接相关。距，与制版和光刻精度直接相关。一、掩膜图形最小线宽：一、掩膜图形最小线宽：一、掩膜图形最小线宽：一、掩膜图形最小线宽：a a：能在硅平面上显现出清晰线条的最小版图设计：能在硅平面上显现出清晰线条的最小版图设计：能在硅平面上显现出清晰线条的最小版图设计：能在硅平面上显现出清晰线条的最小版图设计 线宽。线宽。线宽。线宽。b b：能保证在硅平面上显现清晰线条的最小版图设：能保证在硅平面上显现清晰线条的最小版图设：能保证在硅平面上显现清晰线条的最小版图设：能保证在硅平面上显现清晰线条的最小版图设 计线宽。计线宽。计线宽。计线宽。前者表示所能达到的工艺水平，后者表示保前者表示所能达到的工艺水平，后者表示保前者表示所能达到的工艺水平，后者表示保前者表示所能达到的工艺水平，后者表示保证一定成品率前提下所能达到的工艺水平。证一定成品率前提下所能达到的工艺水平。证一定成品率前提下所能达到的工艺水平。证一定成品率前提下所能达到的工艺水平。最小掩模线宽可根据实际的工艺确定。最小掩模线宽可根据实际的工艺确定。最小掩模线宽可根据实际的工艺确定。最小掩模线宽可根据实际的工艺确定。对对对对TTLTTL一般一般一般一般410um410um 二、掩膜图形最小间距二、掩膜图形最小间距二、掩膜图形最小间距二、掩膜图形最小间距版图设计时，版图上各相邻图形间的版图设计时，版图上各相邻图形间的版图设计时，版图上各相邻图形间的版图设计时，版图上各相邻图形间的 最小间距。最小间距。最小间距。最小间距。显然，制作到显然，制作到显然，制作到显然，制作到SiSi平面时，图形的实际位置将与平面时，图形的实际位置将与平面时，图形的实际位置将与平面时，图形的实际位置将与设计位置产生偏离。设计位置产生偏离。设计位置产生偏离。设计位置产生偏离。制版过程中的偏差，光刻过程中的偏差，横向制版过程中的偏差，光刻过程中的偏差，横向制版过程中的偏差，光刻过程中的偏差，横向制版过程中的偏差，光刻过程中的偏差，横向扩散引起图形尺寸变化。扩散引起图形尺寸变化。扩散引起图形尺寸变化。扩散引起图形尺寸变化。考虑这些因素，必须在版图设计中引入图形间考虑这些因素，必须在版图设计中引入图形间考虑这些因素，必须在版图设计中引入图形间考虑这些因素，必须在版图设计中引入图形间的最小间距。的最小间距。的最小间距。的最小间距。1 1、掩膜对准容差、掩膜对准容差、掩膜对准容差、掩膜对准容差 图形实际位置与设计位置之间的统计平均误图形实际位置与设计位置之间的统计平均误图形实际位置与设计位置之间的统计平均误图形实际位置与设计位置之间的统计平均误差。包含掩膜容差（制版）及光刻对准容差。差。包含掩膜容差（制版）及光刻对准容差。差。包含掩膜容差（制版）及光刻对准容差。差。包含掩膜容差（制版）及光刻对准容差。制版：制版：制版：制版：a a、版的线宽误差、版的线宽误差、版的线宽误差、版的线宽误差0.50.5 b b、位置及套准误差、位置及套准误差、位置及套准误差、位置及套准误差1.11.1 c c、工作版复印误差、工作版复印误差、工作版复印误差、工作版复印误差0.10.1 光刻：光刻：光刻：光刻：d d、光刻照相误差、光刻照相误差、光刻照相误差、光刻照相误差1.81.8 e e、对准误差、对准误差、对准误差、对准误差1.01.0掩膜对准容差为前掩膜对准容差为前掩膜对准容差为前掩膜对准容差为前5 5项之和项之和项之和项之和4.54.5 mm。两次掩膜对准容差两次掩膜对准容差两次掩膜对准容差两次掩膜对准容差 2 2、横向扩散：、横向扩散：、横向扩散：、横向扩散：横向扩散也造成图形位置的偏差，一般取横向扩散也造成图形位置的偏差，一般取横向扩散也造成图形位置的偏差，一般取横向扩散也造成图形位置的偏差，一般取0.8x0.8x j j 3 3、耗尽层宽、耗尽层宽、耗尽层宽、耗尽层宽WWd d 耗尽区既不是耗尽区既不是耗尽区既不是耗尽区既不是N N区，也不是区，也不是区，也不是区，也不是P P区，显然考虑图形区，显然考虑图形区，显然考虑图形区，显然考虑图形位置时，应加上耗尽区的影响。位置时，应加上耗尽区的影响。位置时，应加上耗尽区的影响。位置时，应加上耗尽区的影响。4 4、最小间距、最小间距、最小间距、最小间距GGminmin 考虑全部位置不确定因素，且均朝最坏情况下考虑全部位置不确定因素，且均朝最坏情况下考虑全部位置不确定因素，且均朝最坏情况下考虑全部位置不确定因素，且均朝最坏情况下取值后，图形之间保留的最小距离，含有设计取值后，图形之间保留的最小距离，含有设计取值后，图形之间保留的最小距离，含有设计取值后，图形之间保留的最小距离，含有设计余量意思。余量意思。余量意思。余量意思。考虑一个最小面积晶体管考虑一个最小面积晶体管考虑一个最小面积晶体管考虑一个最小面积晶体管三、掩模最小间距的确定方法三、掩模最小间距的确定方法假定器件设计规划：假定器件设计规划：假定器件设计规划：假定器件设计规划：最小图形尺寸最小图形尺寸最小图形尺寸最小图形尺寸 8888铝条最小宽度铝条最小宽度铝条最小宽度铝条最小宽度 1010铝条最小间距铝条最小间距铝条最小间距铝条最小间距 1010最小间距最小间距最小间距最小间距GGminmin 1 1掩膜对准容差掩膜对准容差掩膜对准容差掩膜对准容差 WWMATMAT 4.5 4.5两次掩膜对准容差两次掩膜对准容差两次掩膜对准容差两次掩膜对准容差WWMAT-2MAT-2 5.5 5.5 下面来推导最小面积晶体管尺寸下面来推导最小面积晶体管尺寸下面来推导最小面积晶体管尺寸下面来推导最小面积晶体管尺寸1 1、WWE E孔孔孔孔射极接触孔射极接触孔射极接触孔射极接触孔 取最小尺寸取最小尺寸取最小尺寸取最小尺寸2 2、D DE-EE-E孔孔孔孔射极孔到射区扩散窗口边缘间距射极孔到射区扩散窗口边缘间距射极孔到射区扩散窗口边缘间距射极孔到射区扩散窗口边缘间距 WWMATMAT-0.8x-0.8xjeje+W+WdE-EdE-E+G+Gminmin3 3、D DE-BE-B射区窗口到基区窗口间距射区窗口到基区窗口间距射区窗口到基区窗口间距射区窗口到基区窗口间距 WWMATMAT+0.8x+0.8xjeje-0.8x-0.8xjcjc+W+Wde-Bde-B+W+Wdc-Bdc-B+G+Gminmin4 4、D DE-B E-B 射区窗口到基区孔间距射区窗口到基区孔间距射区窗口到基区孔间距射区窗口到基区孔间距 WWMATMAT+0.8x+0.8xjeje+W+Wde-Bde-B+G+Gminmin5.W5.W5.W5.WB B B B孔孔孔孔基极接触孔宽基极接触孔宽基极接触孔宽基极接触孔宽 取最小尺寸取最小尺寸取最小尺寸取最小尺寸6 6 6 6、D D D DB-BB-BB-BB-B孔孔孔孔基区窗口到基极孔间距基区窗口到基极孔间距基区窗口到基极孔间距基区窗口到基极孔间距 W W W WMAT-2MAT-2MAT-2MAT-20.8x0.8x0.8x0.8xjcjcjcjc+W+W+W+Wdc-Bdc-Bdc-Bdc-B+G+G+G+Gminminminmin7 7 7 7、D D D DB-IB-IB-IB-I基区窗口到隔离窗口间距基区窗口到隔离窗口间距基区窗口到隔离窗口间距基区窗口到隔离窗口间距 W W W WMATMATMATMAT+0.8x+0.8x+0.8x+0.8xjcjcjcjc-0.8x-0.8x-0.8x-0.8xjIjIjIjI+W+W+W+Wdc-cdc-cdc-cdc-c+W+W+W+WdI-CdI-CdI-CdI-C+G+G+G+Gminminminmin X X X XjIjIjIjI125%W125%W125%W125%Wepi-MAXepi-MAXepi-MAXepi-MAX8 8 8 8、D D D Dc-Bc-Bc-Bc-B n n n n+集电极窗口到基区窗口间距集电极窗口到基区窗口间距集电极窗口到基区窗口间距集电极窗口到基区窗口间距W W W WMATMATMATMAT+0.8x+0.8x+0.8x+0.8xjcjcjcjc+0.8x+0.8x+0.8x+0.8xjejejeje+W+W+W+Wdc-cdc-cdc-cdc-c+G+G+G+Gminminminmin9.Wc9.Wc9.Wc9.Wc孔孔孔孔集电极集电极集电极集电极n n n n+孔宽孔宽孔宽孔宽 可取最小尺寸可取最小尺寸可取最小尺寸可取最小尺寸1010、D Dc-Ic-I集电极集电极集电极集电极n+n+孔到隔离窗口间距孔到隔离窗口间距孔到隔离窗口间距孔到隔离窗口间距WWMAT-2MAT-2+0.8x+0.8xjeje+0.8xj+0.8xjI I+W+WdI-cdI-c+G+Gminmin1111、D DBL-IBL-I隐埋区到隔离窗口间距隐埋区到隔离窗口间距隐埋区到隔离窗口间距隐埋区到隔离窗口间距WWMATMAT+0.8x+0.8xjI jI+0.8xj+0.8xjBLBL+W+WdI-cdI-c+G+Gminmin1212、D DBL-BLBL-BL相邻隐埋区最小间距相邻隐埋区最小间距相邻隐埋区最小间距相邻隐埋区最小间距 2D2DBL-IBL-I+d+dI I1313、d dI I隔离框宽度隔离框宽度隔离框宽度隔离框宽度 原则上可取最小尺寸，考虑框的长度，原则上可取最小尺寸，考虑框的长度，原则上可取最小尺寸，考虑框的长度，原则上可取最小尺寸，考虑框的长度，一般略取大一些。一般略取大一些。一般略取大一些。一般略取大一些。最小尺寸及最小间距一旦确定，就可以进行元件最小尺寸及最小间距一旦确定，就可以进行元件最小尺寸及最小间距一旦确定，就可以进行元件最小尺寸及最小间距一旦确定，就可以进行元件的初步设计。的初步设计。的初步设计。的初步设计。4-3 晶体管设计晶体管设计一：晶体管常用图形：一：晶体管常用图形：一：晶体管常用图形：一：晶体管常用图形：1 1、单基极管（最小面积晶体管）、单基极管（最小面积晶体管）、单基极管（最小面积晶体管）、单基极管（最小面积晶体管）a a：结构：结构：结构：结构：图形尺寸全部由最小值取定图形尺寸全部由最小值取定图形尺寸全部由最小值取定图形尺寸全部由最小值取定b b：特点：特点：特点：特点：面积小，结构简单；面积小，结构简单；面积小，结构简单；面积小，结构简单；寄生电容小，寄生电容小，寄生电容小，寄生电容小，f fT T高；高；高；高；L LE E（有效）小，电流容量小；（有效）小，电流容量小；（有效）小，电流容量小；（有效）小，电流容量小；r rb b大，最高振荡频率低，噪声大。大，最高振荡频率低，噪声大。大，最高振荡频率低，噪声大。大，最高振荡频率低，噪声大。C C：应用场合：应用场合：应用场合：应用场合 对晶体管无特殊要求的所有场合对晶体管无特殊要求的所有场合对晶体管无特殊要求的所有场合对晶体管无特殊要求的所有场合2 2、双基极管、双基极管、双基极管、双基极管a a：结构：结构：结构：结构 射极双侧采用基极引线射极双侧采用基极引线射极双侧采用基极引线射极双侧采用基极引线b b：特点：特点：特点：特点 面积增大，面积增大，面积增大，面积增大，f fT T下降；下降；下降；下降；有效有效有效有效L LE E提高，电流容量增大；提高，电流容量增大；提高，电流容量增大；提高，电流容量增大；r rb b下降，振荡频率上升。下降，振荡频率上升。下降，振荡频率上升。下降，振荡频率上升。C C：应用场合：应用场合：应用场合：应用场合 要求电流较大、或者应用频率较高的要求电流较大、或者应用频率较高的要求电流较大、或者应用频率较高的要求电流较大、或者应用频率较高的 场合。场合。场合。场合。3 3：双基极，双集电极管：双基极，双集电极管：双基极，双集电极管：双基极，双集电极管 a a：结构：结构：结构：结构 b b：特点：特点：特点：特点：有效有效有效有效L LE E大，电流容量大；大，电流容量大；大，电流容量大；大，电流容量大；r rc c小，饱和压降低小，饱和压降低小，饱和压降低小，饱和压降低 c c：应用场合：输出管。：应用场合：输出管。：应用场合：输出管。：应用场合：输出管。4 4、双射极双集电极管、双射极双集电极管、双射极双集电极管、双射极双集电极管 a a：结构：结构：结构：结构 b b：特点：特点：特点：特点：rcrc更小。更小。更小。更小。c c：应用场合：输出管。：应用场合：输出管。：应用场合：输出管。：应用场合：输出管。5 5：多射极输入管（：多射极输入管（：多射极输入管（：多射极输入管（TTLTTL输入管的特殊结构）输入管的特殊结构）输入管的特殊结构）输入管的特殊结构）a a：结构（长脖基区）：结构（长脖基区）：结构（长脖基区）：结构（长脖基区）b b：特点：特点：特点：特点：采用长脖基区，采用长脖基区，采用长脖基区，采用长脖基区，r rb b大，交叉漏电流小。大，交叉漏电流小。大，交叉漏电流小。大，交叉漏电流小。T T反向运用时，反向运用时，反向运用时，反向运用时，BCBC结正偏，结正偏，结正偏，结正偏，I IB B流经基区电流经基区电流经基区电流经基区电阻产生压降，从基区接触孔至发射结，基极阻产生压降，从基区接触孔至发射结，基极阻产生压降，从基区接触孔至发射结，基极阻产生压降，从基区接触孔至发射结，基极电位逐步下降。而集电区有隐埋层，较小，电位逐步下降。而集电区有隐埋层，较小，电位逐步下降。而集电区有隐埋层，较小，电位逐步下降。而集电区有隐埋层，较小，故可认为集电区等电位。于是，故可认为集电区等电位。于是，故可认为集电区等电位。于是，故可认为集电区等电位。于是，V VBCBC沿基极沿基极沿基极沿基极接触孔至发射区方向逐渐下降，大部分电流接触孔至发射区方向逐渐下降，大部分电流接触孔至发射区方向逐渐下降，大部分电流接触孔至发射区方向逐渐下降，大部分电流I IB B成为对成为对成为对成为对无贡献的无贡献的无贡献的无贡献的PNPN结电流，有效地降低结电流，有效地降低结电流，有效地降低结电流，有效地降低了了了了rrrr，故有效地减小了交叉漏电流。故有效地减小了交叉漏电流。故有效地减小了交叉漏电流。故有效地减小了交叉漏电流。二、电流容量二、电流容量二、电流容量二、电流容量晶体管存在发射极电流集边效应，使最晶体管存在发射极电流集边效应，使最晶体管存在发射极电流集边效应，使最晶体管存在发射极电流集边效应，使最大电流受有效发射极周长的影响。大电流受有效发射极周长的影响。大电流受有效发射极周长的影响。大电流受有效发射极周长的影响。数字电路中：数字电路中：数字电路中：数字电路中：a a一般取一般取一般取一般取 0.160.40mA/um0.160.40mA/um模拟电路中：模拟电路中：模拟电路中：模拟电路中：a a一般取一般取一般取一般取0.040.16mA/um0.040.16mA/umL LE-EFFE-EFF通常取正对基区接触孔的发射极通常取正对基区接触孔的发射极通常取正对基区接触孔的发射极通常取正对基区接触孔的发射极边沿。边沿。边沿。边沿。三、饱和压降三、饱和压降三、饱和压降三、饱和压降数字电路中，数字电路中，数字电路中，数字电路中，V VOLOL即为输出管的饱和压降。即为输出管的饱和压降。即为输出管的饱和压降。即为输出管的饱和压降。饱和压降由两部分构成：饱和压降由两部分构成：饱和压降由两部分构成：饱和压降由两部分构成：本征部分一般很小，取决于饱和度本征部分一般很小，取决于饱和度本征部分一般很小，取决于饱和度本征部分一般很小，取决于饱和度S S，故由电路设计控制故由电路设计控制故由电路设计控制故由电路设计控制 寄生部分取决于集电极串联电阻，故由寄生部分取决于集电极串联电阻，故由寄生部分取决于集电极串联电阻，故由寄生部分取决于集电极串联电阻，故由版图设计控制。版图设计控制。版图设计控制。版图设计控制。r rcscs计算参照计算参照计算参照计算参照晶体管原理晶体管原理晶体管原理晶体管原理。四、频率特性：四、频率特性：四、频率特性：四、频率特性：设计中，该指标不单取决于版图设计，设计中，该指标不单取决于版图设计，设计中，该指标不单取决于版图设计，设计中，该指标不单取决于版图设计，而且更依赖于工艺，故仅作定性考虑，不作而且更依赖于工艺，故仅作定性考虑，不作而且更依赖于工艺，故仅作定性考虑，不作而且更依赖于工艺，故仅作定性考虑，不作定量计算。定量计算。定量计算。定量计算。4-4 二极管设计二极管设计一、集成一、集成一、集成一、集成PNPN结二极管结二极管结二极管结二极管1 1、单独、单独、单独、单独BCBC结二极管结二极管结二极管结二极管2 2、利用晶体管的不同连接方式构成、利用晶体管的不同连接方式构成、利用晶体管的不同连接方式构成、利用晶体管的不同连接方式构成 a a：将两个端短接：将两个端短接：将两个端短接：将两个端短接 BCBC短接短接短接短接 利用利用利用利用BEBE结结结结 BEBE短接短接短接短接 利用利用利用利用BCBC结结结结 CECE短接短接短接短接 利用利用利用利用BEBE、BCBC并联结并联结并联结并联结 b b：将一端悬置：将一端悬置：将一端悬置：将一端悬置 C C浮置浮置浮置浮置 E E浮置浮置浮置浮置 这样形成六种二级管结构，各种结构由于这样形成六种二级管结构，各种结构由于这样形成六种二级管结构，各种结构由于这样形成六种二级管结构，各种结构由于掺杂浓度，面积各不相同，造成正向电压，击掺杂浓度，面积各不相同，造成正向电压，击掺杂浓度，面积各不相同，造成正向电压，击掺杂浓度，面积各不相同，造成正向电压，击穿电压，温度特性，寄生效应各不相同，可根穿电压，温度特性，寄生效应各不相同，可根穿电压，温度特性，寄生效应各不相同，可根穿电压，温度特性，寄生效应各不相同，可根据需要加以选择。据需要加以选择。据需要加以选择。据需要加以选择。设计中常用设计中常用设计中常用设计中常用BCBC短接及单独短接及单独短接及单独短接及单独BCBC结两种结构。结两种结构。结两种结构。结两种结构。二、二、二、二、SBDSBD SBD SBD在集成电路中可作为二极管独立使在集成电路中可作为二极管独立使在集成电路中可作为二极管独立使在集成电路中可作为二极管独立使用，也可以与晶体管组合构成抗饱和晶体管。用，也可以与晶体管组合构成抗饱和晶体管。用，也可以与晶体管组合构成抗饱和晶体管。用，也可以与晶体管组合构成抗饱和晶体管。1 1、SBDSBD版图设计考虑版图设计考虑版图设计考虑版图设计考虑 要求：面积小要求：面积小要求：面积小要求：面积小，减小结电容；，减小结电容；，减小结电容；，减小结电容；串连电阻小，提高钳位效果；串连电阻小，提高钳位效果；串连电阻小，提高钳位效果；串连电阻小，提高钳位效果；反向击穿电压高。反向击穿电压高。反向击穿电压高。反向击穿电压高。在设计中，由于在设计中，由于在设计中，由于在设计中，由于 与结电容的要求相与结电容的要求相与结电容的要求相与结电容的要求相矛盾，通常在保证矛盾，通常在保证矛盾，通常在保证矛盾，通常在保证 的前题下，尽可能减的前题下，尽可能减的前题下，尽可能减的前题下，尽可能减小结面积。小结面积。小结面积。小结面积。对对对对 的要求实际上归结于正向压降，的要求实际上归结于正向压降，的要求实际上归结于正向压降，的要求实际上归结于正向压降，与结面积相关，通常结面积由实验确定。与结面积相关，通常结面积由实验确定。与结面积相关，通常结面积由实验确定。与结面积相关，通常结面积由实验确定。最初使用最初使用最初使用最初使用SBDSBD，往往出现击穿电压，往往出现击穿电压，往往出现击穿电压，往往出现击穿电压低的问题。研究表明是表面电场畸变引起低的问题。研究表明是表面电场畸变引起低的问题。研究表明是表面电场畸变引起低的问题。研究表明是表面电场畸变引起低压击穿，在电极边缘电场集中，电场强低压击穿，在电极边缘电场集中，电场强低压击穿，在电极边缘电场集中，电场强低压击穿，在电极边缘电场集中，电场强度急剧增加，导致低压击穿。度急剧增加，导致低压击穿。度急剧增加，导致低压击穿。度急剧增加，导致低压击穿。针对这一问题，制造针对这一问题，制造针对这一问题，制造针对这一问题，制造SBDSBD时，通常采时，通常采时，通常采时，通常采用覆盖电极的方法，将用覆盖电极的方法，将用覆盖电极的方法，将用覆盖电极的方法，将SBDSBD铝电极延伸到铝电极延伸到铝电极延伸到铝电极延伸到窗口以外的窗口以外的窗口以外的窗口以外的SiO2SiO2层，分散边缘电场。层，分散边缘电场。层，分散边缘电场。层，分散边缘电场。此外还有此外还有此外还有此外还有P P型环结构，其原理类似，型环结构，其原理类似，型环结构，其原理类似，型环结构，其原理类似，SBDSBD的空间电荷区与的空间电荷区与的空间电荷区与的空间电荷区与P P型环空间电荷区连型环空间电荷区连型环空间电荷区连型环空间电荷区连接，分散了边缘电场。接，分散了边缘电场。接，分散了边缘电场。接，分散了边缘电场。2 2：SBDSBD图形结构图形结构图形结构图形结构 SBDSBD的版图设计在遵循上述设计的原的版图设计在遵循上述设计的原的版图设计在遵循上述设计的原的版图设计在遵循上述设计的原则下，可以灵活掌握。则下，可以灵活掌握。则下，可以灵活掌握。则下，可以灵活掌握。一个采用一个采用一个采用一个采用P P型环型环型环型环SBDSBD结构钳位的双射结构钳位的双射结构钳位的双射结构钳位的双射极，双集电极晶体管如图示极，双集电极晶体管如图示极，双集电极晶体管如图示极，双集电极晶体管如图示 。4-5 电阻器设计电阻器设计 ICIC中有扩散电阻、离子注入电阻、金属膜电阻中有扩散电阻、离子注入电阻、金属膜电阻中有扩散电阻、离子注入电阻、金属膜电阻中有扩散电阻、离子注入电阻、金属膜电阻 扩散电阻与集成电路的任一扩散同时完成，扩散电阻与集成电路的任一扩散同时完成，扩散电阻与集成电路的任一扩散同时完成，扩散电阻与集成电路的任一扩散同时完成，不需增加工序、简单易行。不需增加工序、简单易行。不需增加工序、简单易行。不需增加工序、简单易行。应用最广泛的是硼扩散电阻应用最广泛的是硼扩散电阻应用最广泛的是硼扩散电阻应用最广泛的是硼扩散电阻 此外还有磷扩散电阻，通常用于小阻值电阻此外还有磷扩散电阻，通常用于小阻值电阻此外还有磷扩散电阻，通常用于小阻值电阻此外还有磷扩散电阻，通常用于小阻值电阻或作为第二层内部连线或作为第二层内部连线或作为第二层内部连线或作为第二层内部连线 一、硼扩散电阻：一、硼扩散电阻：一、硼扩散电阻：一、硼扩散电阻：1.1.常用图形：常用图形：常用图形：常用图形：胖胖胖胖 形形形形 阻值小，精度要求高阻值小，精度要求高阻值小，精度要求高阻值小，精度要求高 101010102 2瘦瘦瘦瘦 形形形形 中等阻值中等阻值中等阻值中等阻值 10102 210103 3折迭形折迭形折迭形折迭形 适用高阻值适用高阻值适用高阻值适用高阻值 10103 310104 42.2.阻值计算：阻值计算：阻值计算：阻值计算：其中：其中：其中：其中：KK1 1：端头修正因子端头修正因子端头修正因子端头修正因子0.350.550.350.55；KK2 2：拐角修正因子拐角修正因子拐角修正因子拐角修正因子0.50.5（直角）；（直角）；（直角）；（直角）；WWeffeff：有效宽度有效宽度有效宽度有效宽度WWeffeff=W+mXW+mXjcjc mm横向扩横向扩横向扩横向扩 散修正因于散修正因于散修正因于散修正因于0.350.550.350.55 3.3.扩散电阻的误差扩散电阻的误差扩散电阻的误差扩散电阻的误差 设：设：设：设：则：则：则：则：一般一般一般一般 虽然相对误差大，但匹配误差很小，这是分立元件虽然相对误差大，但匹配误差很小，这是分立元件虽然相对误差大，但匹配误差很小，这是分立元件虽然相对误差大，但匹配误差很小，这是分立元件很难达到的：很难达到的：很难达到的：很难达到的：4 4、扩散电阻的功耗：、扩散电阻的功耗：、扩散电阻的功耗：、扩散电阻的功耗：显然电阻的最大功耗与封装形式有关显然电阻的最大功耗与封装形式有关显然电阻的最大功耗与封装形式有关显然电阻的最大功耗与封装形式有关如如如如TOTO与扁平封装：与扁平封装：与扁平封装：与扁平封装：对电阻：对电阻：对电阻：对电阻：于是单位条宽所允许的最大电流：于是单位条宽所允许的最大电流：于是单位条宽所允许的最大电流：于是单位条宽所允许的最大电流：即电阻设计中存在最小电阻条宽：即电阻设计中存在最小电阻条宽：即电阻设计中存在最小电阻条宽：即电阻设计中存在最小电阻条宽：5 5、电阻最小条宽的选取、电阻最小条宽的选取、电阻最小条宽的选取、电阻最小条宽的选取综上所述，电阻最小线条宽度综上所述，电阻最小线条宽度综上所述，电阻最小线条宽度综上所述，电阻最小线条宽度 a a、受版图设计规则限制、受版图设计规则限制、受版图设计规则限制、受版图设计规则限制;b b、受功耗的限制、受功耗的限制、受功耗的限制、受功耗的限制;c c、受电阻精度的限制、受电阻精度的限制、受电阻精度的限制、受电阻精度的限制 。由三者最大值确定。由三者最大值确定。由三者最大值确定。由三者最大值确定。二、其它扩散电阻二、其它扩散电阻二、其它扩散电阻二、其它扩散电阻 1 1、磷扩散电阻、磷扩散电阻、磷扩散电阻、磷扩散电阻 主要用作主要用作主要用作主要用作“磷桥磷桥磷桥磷桥”.2 2、基区沟道电阻、基区沟道电阻、基区沟道电阻、基区沟道电阻 用于高阻值电阻用于高阻值电阻用于高阻值电阻用于高阻值电阻.3 3、外延层体电阻、外延层体电阻、外延层体电阻、外延层体电阻 适于高阻值及温度补偿电阻。适于高阻值及温度补偿电阻。适于高阻值及温度补偿电阻。适于高阻值及温度补偿电阻。4 4、外延层沟道电阻、外延层沟道电阻、外延层沟道电阻、外延层沟道电阻 构成构成构成构成JFETJFET，夹断电压，夹断电压，夹断电压，夹断电压57V57V。具有恒流特性。具有恒流特性。具有恒流特性。具有恒流特性。在模拟集成电路中可用作参数电流源。在模拟集成电路中可用作参数电流源。在模拟集成电路中可用作参数电流源。在模拟集成电路中可用作参数电流源。5 5、隐埋层电阻：、隐埋层电阻：、隐埋层电阻：、隐埋层电阻：适于低阻值，精度低的场合适于低阻值，精度低的场合适于低阻值，精度低的场合适于低阻值，精度低的场合三、离子注入电阻三、离子注入电阻pp适于高阻值，高精度电阻。适于高阻值，高精度电阻。4-4 版图设计举例版图设计举例以中速八输入端六管单元以中速八输入端六管单元以中速八输入端六管单元以中速八输入端六管单元TTL“TTL“与非与非与非与非”为例为例为例为例 一、电路原理分析及工作点，支路电流估算一、电路原理分析及工作点，支路电流估算一、电路原理分析及工作点，支路电流估算一、电路原理分析及工作点，支路电流估算 二、划分隔离区：二、划分隔离区：二、划分隔离区：二、划分隔离区：T1T1、T2T2、T5T5各占一隔离区；各占一隔离区；各占一隔离区；各占一隔离区；T3T3、T4T4共隔离区；共隔离区；共隔离区；共隔离区；T6T6网络一个隔离区；网络一个隔离区；网络一个隔离区；网络一个隔离区；电阻一个隔离区；电阻一个隔离区；电阻一个隔离区；电阻一个隔离区；共划分六个隔离区共划分六个隔离区共划分六个隔离区共划分六个隔离区.三、确定工艺条件三、确定工艺条件三、确定工艺条件三、确定工艺条件四、确定版图设计规则四、确定版图设计规则四、确定版图设计规则四、确定版图设计规则 1 1、最小线条宽度、最小线条宽度、最小线条宽度、最小线条宽度 2 2、最小线条间距、最小线条间距、最小线条间距、最小线条间距由由由由WWMAT MAT X Xj j W Wd d GGminmin推出推出推出推出五、元件设计五、元件设计五、元件设计五、元件设计1 1、输入管、输入管、输入管、输入管T1T1要求要求要求要求I IIHIH小，选用长脖基区结构，电流容量要求小，选用长脖基区结构，电流容量要求小，选用长脖基区结构，电流容量要求小，选用长脖基区结构，电流容量要求低，其余部份可采用最小面积低，其余部份可采用最小面积低，其余部份可采用最小面积低，其余部份可采用最小面积2 2、输出入、输出入、输出入、输出入T5T5：要求要求要求要求V VOLOL小，可采用双集电极小，可采用双集电极小，可采用双集电极小，可采用双集电极;I Icmcm大，可采用双基极或双射极大，可采用双基极或双射极大，可采用双基极或双射极大，可采用双基极或双射极;满负荷时，满负荷时，满负荷时，满负荷时，对应对应对应对应 考虑考虑考虑考虑 可取可取可取可取 3 3、T2T2管：管：管：管：要求：要求：要求：要求：高，电流容量低。高，电流容量低。高，电流容量低。高，电流容量低。采用最小面积晶体管。采用最小面积晶体管。采用最小面积晶体管。采用最小面积晶体管。4 4、T3T3、T4T4管管管管T3T3无特殊要求，采用最小面积晶体管。无特殊要求，采用最小面积晶体管。无特殊要求，采用最小面积晶体管。无特殊要求，采用最小面积晶体管。T4T4管存在瞬态大电流管存在瞬态大电流管存在瞬态大电流管存在瞬态大电流.取取取取120um120um。5 5、T6T6网络网络网络网络 T6T6采用最小面积晶体管，为节省面积通采用最小面积晶体管，为节省面积通采用最小面积晶体管，为节省面积通采用最小面积晶体管，为节省面积通常略作变形，将常略作变形，将常略作变形，将常略作变形，将T6T6、R Rb b、R Rc c作为一个整体作为一个整体作为一个整体作为一个整体进行设计。进行设计。进行设计。进行设计。Rc4RbRc3Rc2Rc1CEB6 6、钳位二极管、钳位二极管、钳位二极管、钳位二极管D D 按照要求：按照要求：按照要求：按照要求：当当当当 时：时：时：时：可采用单独可采用单独可采用单独可采用单独BCBC结，加隐埋结，加隐埋结，加隐埋结，加隐埋;也可采用也可采用也可采用也可采用BEBE结，适当加大结面积。结，适当加大结面积。结，适当加大结面积。结，适当加大结面积。图形布局时，紧靠输入压焊点，以保图形布局时，紧靠输入压焊点，以保图形布局时，紧靠输入压焊点，以保图形布局时，紧靠输入压焊点，以保 证具有一致的地电位。证具有一致的地电位。证具有一致的地电位。证具有一致的地电位。7 7、电阻、电阻、电阻、电阻 首先根据设计规划及功耗，精度要求确定首先根据设计规划及功耗，精度要求确定首先根据设计规划及功耗，精度要求确定首先根据设计规划及功耗，精度要求确定电阻条宽，再根据阻值确定条长，太长时，设电阻条宽，再根据阻值确定条长，太长时，设电阻条宽，再根据阻值确定条长，太长时，设电阻条宽，再根据阻值确定条长，太长时，设计成折迭式。计成折迭式。计成折迭式。计成折迭式。电阻电阻电阻电阻 最大电流最大电流最大电流最大电流 功耗限制功耗限制功耗限制功耗限制 最小条宽最小条宽最小条宽最小条宽 设计规划设计规划设计规划设计规划 限制条宽限制条宽限制条宽限制条宽 精致要求精致要求精致要求精致要求 版值版值版值版值 R1 R1 1.6 1.6 10 10 16 16 一般一般一般一般 16 16 R2 R2 3.9 3.9 25 25 16 16 高高高高 30-34 30-34 R4 R4 1.4 1.4 9 9 19 19 低低低低 19 19 R5 R5 瞬瞬瞬瞬3737 平均平均平均平均18.5 18.5 232 232 116 116 16 16 低低低低 120 120 六、排版布线六、排版布线六、排版布线六、排版布线 1 1、根据管脚排列顺序确定元件的大致、根据管脚排列顺序确定元件的大致、根据管脚排列顺序确定元件的大致、根据管脚排列顺序确定元件的大致 位置。位置。位置。位置。2 2、排出内引线的走向及位置、排出内引线的走向及位置、排出内引线的走向及位置、排出内引线的走向及位置3 3、根据布局及布线的需要，对电路性、根据布局及布线的需要，对电路性、根据布局及布线的需要，对电路性、根据布局及布线的需要，对电路性 能影响较小的元件图形可作适当调能影响较小的元件图形可作适当调能影响较小的元件图形可作适当调能影响较小的元件图形可作适当调 整。整。整。整。七、绘制总图七、绘制总图七、绘制总图七、绘制总图