第3章存储器层次结构-1课件

计算机组成原理计算机组成原理 存储器层次结构存储器层次结构(1)(1)2016-3-182024/7/12几个基本概念几个基本概念1 1、存、存储器：器：计算机系算机系统中的中的记忆设备，用来存放程序和数据。，用来存放程序和数据。2 2、存、存储元：元：存存储器的最小器的最小组成成单位，用以存位，用以存储1 1位二位二进制代制代码。3 3、存、存储单元：元：CPUCPU访问存存储器的基本器的基本单位，由若干个具有相同操作属性的存位，由若干个具有相同操作属性的存储元元组成。成。4 4、单元地址：元地址：存存储器中器中标识存存储单元的唯一元的唯一编号，号，CPUCPU通通过该编号号访问相相应的存的存储单元。元。5 5、字存、字存储单元：元：存放一个字的存存放一个字的存储单元，相元，相应的的单元地址叫字地址。元地址叫字地址。6 6、字、字节存存储单元：元：存放一个字存放一个字节的存的存储单元，相元，相应的的单元地址叫字元地址叫字节地址地址7 7、按字、按字寻址址计算机：算机：可可编址的最小址的最小单位是字存位是字存储单元的元的计算机。算机。8 8、按字、按字节寻址址计算机：算机：可可编址的最小址的最小单位是字位是字节的的计算机。算机。9 9、存、存储体：体：存存储单元的集合，是存放二元的集合，是存放二进制信息的地方制信息的地方2024/7/122024/7/12计算机组成原理4第第3 3章章 存储器层次结构存储器层次结构v3.1 存储器概述存储器概述 3.1.1 3.1.1 存储器的分类存储器的分类 3.1.2 3.1.2 存储器的分级存储器的分级 3.1.3 3.1.3 主存储器的技术指标主存储器的技术指标v3.2 SRAM存储器存储器 3.2.1 3.2.1 基本的静态存储元阵列基本的静态存储元阵列 3.2.2 3.2.2 基本的基本的SRAMSRAM逻辑结构逻辑结构 3.2.3 3.2.3 读读/写周期波形图写周期波形图v3.3 DRAM存储器存储器 3.3.1 DRAM3.3.1 DRAM存储位元的记忆原理存储位元的记忆原理 3.3.2 DRAM3.3.2 DRAM芯片的逻辑结构芯片的逻辑结构 3.3.3 3.3.3 读读/写周期、刷新周期写周期、刷新周期 3.3.4 3.3.4 存储器容量的扩充存储器容量的扩充 3.3.5 3.3.5 高级的高级的DRAMDRAM结构结构 3.3.6 DRAM3.3.6 DRAM主存读主存读/写的正确性校写的正确性校v3.4 只读存储器和闪速存储器只读存储器和闪速存储器 3.4.1 3.4.1 只读存储器只读存储器ROMROM 3.4.2 FLASH3.4.2 FLASH存储器存储器v3.5 并行存储器并行存储器 3.5.1 3.5.1 双端口存储器双端口存储器 3.5.2 3.5.2 多模块交叉存储器多模块交叉存储器v3.6 cache存储器存储器 3.6.1 cache3.6.1 cache基本原理基本原理 3.6.2 3.6.2 主存与主存与cachecache的地址映射的地址映射 3.6.3 3.6.3 替换策略替换策略 3.6.4 cache3.6.4 cache的写操作策略的写操作策略 3.6.5 Pentium 43.6.5 Pentium 4的的cachecache组织组织v3.7 虚拟存储器虚拟存储器v3.8 奔腾系列的虚存组织奔腾系列的虚存组织2024/7/12计算机组成原理53.1 3.1 存储器概述存储器概述v3.1.1 存储器的分类存储器的分类（将第（将第3章存储器层次结构章存储器层次结构-2）v3.1.2 存储器的层次结构存储器的层次结构（将第（将第3章存储器层次结构章存储器层次结构-2）v3.1.3 主存储器的技术指标主存储器的技术指标2024/7/12计算机组成原理63.1.3 3.1.3 主存储器的技术指标主存储器的技术指标1 1、几个基本概念：、几个基本概念：、几个基本概念：、几个基本概念：vv字存储单元字存储单元字存储单元字存储单元：存放一个机器字的存储单元，相应的单元地存放一个机器字的存储单元，相应的单元地址叫址叫字地址字地址字地址字地址，按字编址的机器称之为，按字编址的机器称之为字寻址计算机字寻址计算机字寻址计算机字寻址计算机;vv字节存储单元字节存储单元字节存储单元字节存储单元：存放一个字节的单元，相应的地址称为存放一个字节的单元，相应的地址称为字字字字节地址节地址节地址节地址，按字节编址的机器称之为，按字节编址的机器称之为字节寻址计算机字节寻址计算机字节寻址计算机字节寻址计算机;vv一个机器字可包含多个字节，所以一个存储单元也可包含一个机器字可包含多个字节，所以一个存储单元也可包含多个能够单独编址的字节地址。多个能够单独编址的字节地址。2024/7/12计算机组成原理73.1.3 3.1.3 主存储器的技术指标主存储器的技术指标2 2、几个技术指标、几个技术指标、几个技术指标、几个技术指标:vv(1)(1)存储容量：存储容量：存储容量：存储容量：指一个存储器中可以容纳的存储单元总数，指一个存储器中可以容纳的存储单元总数，以字节以字节B B为单位：为单位：KBKB、MBMB、GBGB、TBTB；1KB=210B 1MB=220B 1GB=230B 1TB=240Bvv存储容量越大，能存储的信息就越多存储容量越大，能存储的信息就越多;2024/7/12计算机组成原理83.1.3 3.1.3 主存储器的技术指标主存储器的技术指标vv(2)(2)存取时间存取时间存取时间存取时间(又又又又访问时间访问时间)：一次读操作命令发出到该操作一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。完成，将数据读出到数据总线上所经历的时间。通常取写通常取写操作时间等于读操作时间，故称存储器存取时间操作时间等于读操作时间，故称存储器存取时间;vv(3)(3)存储周期：存储周期：存储周期：存储周期：连续启动两次读操作所需间隔的最小时间。连续启动两次读操作所需间隔的最小时间。通常，存储周期通常，存储周期略大于略大于略大于略大于存取时间，其时间单位为存取时间，其时间单位为nsns;vv(4)(4)存储器带宽：存储器带宽：存储器带宽：存储器带宽：单位时间里存储器所存取的信息量，用来单位时间里存储器所存取的信息量，用来衡量数据传输速度。通常以衡量数据传输速度。通常以位位位位/秒秒秒秒或或字节字节字节字节/秒秒秒秒做度量单位做度量单位;2024/7/12计算机组成原理93.2 SRAM3.2 SRAM存储器存储器v3.2.1 基本的静态存储元阵列基本的静态存储元阵列v3.2.2 基本的基本的SRAM逻辑结构逻辑结构v3.2.3 读读/写周期波形图写周期波形图2024/7/12计算机组成原理103.2 SRAM3.2 SRAM存储器存储器 主存（内部存储器）是半导体存储器，根据信息存储主存（内部存储器）是半导体存储器，根据信息存储主存（内部存储器）是半导体存储器，根据信息存储主存（内部存储器）是半导体存储器，根据信息存储的机理不同分为两类：的机理不同分为两类：的机理不同分为两类：的机理不同分为两类：vv静态读写存储器静态读写存储器静态读写存储器静态读写存储器(SRAM)(SRAM)：存取速度快，一般用作：存取速度快，一般用作：存取速度快，一般用作：存取速度快，一般用作cachecache。vv动态读写存储器动态读写存储器动态读写存储器动态读写存储器(DRAM)(DRAM)：存储容量大，一般用作主存。：存储容量大，一般用作主存。：存储容量大，一般用作主存。：存储容量大，一般用作主存。2024/7/12计算机组成原理113.2.1 3.2.1 基本的静态存储元阵列基本的静态存储元阵列vv1 1、存储位元：、存储位元：、存储位元：、存储位元：一个锁存器（双稳态触发器），供电时可无一个锁存器（双稳态触发器），供电时可无一个锁存器（双稳态触发器），供电时可无一个锁存器（双稳态触发器），供电时可无限期保存数据限期保存数据限期保存数据限期保存数据 (0(0或或或或1)1)，断电则数据丢失；，断电则数据丢失；，断电则数据丢失；，断电则数据丢失；vv 2 2、三组信号线：、三组信号线：、三组信号线：、三组信号线：(1)(1)地址线：地址线：地址线：地址线：经地址译码器接每个存储单元的选择线经地址译码器接每个存储单元的选择线经地址译码器接每个存储单元的选择线经地址译码器接每个存储单元的选择线(行线行线行线行线)，从，从，从，从而打开存储元的输入与非门，有数据输入时，锁存器记忆输入而打开存储元的输入与非门，有数据输入时，锁存器记忆输入而打开存储元的输入与非门，有数据输入时，锁存器记忆输入而打开存储元的输入与非门，有数据输入时，锁存器记忆输入数据；数据；数据；数据；A0-A5，可指定，可指定26=64个存储单元个存储单元(2)(2)数据线：数据线：数据线：数据线：I/O0，I/O1，I/O2，I/O3，根数等于机器字长；根数等于机器字长；根数等于机器字长；根数等于机器字长；总存储位元总存储位元总存储位元总存储位元64*4=25664*4=256；(3)(3)控制线：控制线：控制线：控制线：R/WR/W，控制读写操作；读写不会同时发生。控制读写操作；读写不会同时发生。控制读写操作；读写不会同时发生。控制读写操作；读写不会同时发生。2024/7/12计算机组成原理123.2.1 3.2.1 基本的静态存储元阵列基本的静态存储元阵列3 3、基本的静态存、基本的静态存、基本的静态存、基本的静态存储元阵列储元阵列储元阵列储元阵列vv存储位元存储位元存储位元存储位元vv三组信号线三组信号线三组信号线三组信号线 地址线地址线地址线地址线 行线行线行线行线 数据线数据线数据线数据线 控制线控制线控制线控制线2024/7/12计算机组成原理133.2.2 3.2.2 基本的基本的SRAMSRAM逻辑结构逻辑结构 SRAMSRAM芯芯芯芯片片片片大大大大多多多多采采采采用用用用双双双双译译译译码码码码方方方方式式式式，以以以以便便便便组组组组织织织织更更更更大大大大的的的的存存存存储储储储容容容容量。采用了量。采用了量。采用了量。采用了二级译码二级译码二级译码二级译码：将地址分成：将地址分成：将地址分成：将地址分成x x向、向、向、向、y y向两部分。向两部分。向两部分。向两部分。2024/7/12计算机组成原理143.2.2 3.2.2 基本的基本的SRAMSRAM逻辑结构逻辑结构vv结构分析：结构分析：结构分析：结构分析：A0A7A0A7为行地址译码线：输出为行地址译码线：输出为行地址译码线：输出为行地址译码线：输出256256行；行；行；行；A8A14A8A14为列地址译码线：输出为列地址译码线：输出为列地址译码线：输出为列地址译码线：输出128128行；行；行；行；存储器数据宽度：存储器数据宽度：存储器数据宽度：存储器数据宽度：8 8位位位位vv存储容量存储容量存储容量存储容量(32K(32K 8 8位位位位)：256256行行行行128128列列列列88位位位位=2=28 8行行行行 2 27 7列列列列 8 8位位位位 =2 =21515 个个个个(存储单元存储单元存储单元存储单元)8 8位位位位 =32K =32K 8 8位位位位2024/7/12计算机组成原理153.2.2 3.2.2 基本的基本的SRAMSRAM逻辑结构逻辑结构vv片选信号片选信号片选信号片选信号CSCS：低电平有效时门低电平有效时门低电平有效时门低电平有效时门GG1 1GG2 2均被打开，选择该芯片均被打开，选择该芯片均被打开，选择该芯片均被打开，选择该芯片vv写入时：写入时：写入时：写入时：写使能信号写使能信号写使能信号写使能信号WEWE低电平有效，低电平有效，低电平有效，低电平有效，GG1 1开启使开启使开启使开启使输入缓冲器输入缓冲器输入缓冲器输入缓冲器打开打开打开打开，GG2 2关闭使关闭使关闭使关闭使输出缓冲器关闭输出缓冲器关闭输出缓冲器关闭输出缓冲器关闭，数据线上数据，数据线上数据，数据线上数据，数据线上数据写入写入写入写入存储存储存储存储阵列中锁存器；阵列中锁存器；阵列中锁存器；阵列中锁存器；vv读出时读出时读出时读出时：读使能信号读使能信号读使能信号读使能信号OEOE低电平有效，低电平有效，低电平有效，低电平有效，GG1 1关闭使关闭使关闭使关闭使输入缓冲器输入缓冲器输入缓冲器输入缓冲器关闭关闭关闭关闭，GG2 2打开使打开使打开使打开使输出缓冲器打开输出缓冲器打开输出缓冲器打开输出缓冲器打开，存储阵列中锁存器中的，存储阵列中锁存器中的，存储阵列中锁存器中的，存储阵列中锁存器中的数据数据数据数据读出读出读出读出到数据线；到数据线；到数据线；到数据线；vv注意：注意：注意：注意：每时每刻每时每刻每时每刻每时每刻WEWE和和和和OEOE最多只有一个处于低电平；最多只有一个处于低电平；最多只有一个处于低电平；最多只有一个处于低电平；2024/7/12计算机组成原理163.2.2 3.2.2 基本的基本的SRAMSRAM逻辑结构逻辑结构vv读与写的互锁逻辑读与写的互锁逻辑读与写的互锁逻辑读与写的互锁逻辑 片选信号，片选信号，片选信号，片选信号，CSCS有效时有效时有效时有效时(低电平低电平低电平低电平)，门，门，门，门G1G1、G2G2均被均被均被均被打开。打开。打开。打开。读出使能信号读出使能信号读出使能信号读出使能信号OEOE有效时有效时有效时有效时(低电平低电平低电平低电平)，门，门，门，门G2G2开启，开启，开启，开启，当写命令当写命令当写命令当写命令WE=1WE=1时时时时(高电平高电平高电平高电平)，门，门，门，门G1G1关闭，存储器关闭，存储器关闭，存储器关闭，存储器进行读操作。进行读操作。进行读操作。进行读操作。写操作时，写操作时，写操作时，写操作时，WE=0WE=0，门，门，门，门G1G1开启，门开启，门开启，门开启，门G2G2关闭。关闭。关闭。关闭。注意，门注意，门注意，门注意，门G1G1和和和和G2G2是互锁的，一个开启时另一个是互锁的，一个开启时另一个是互锁的，一个开启时另一个是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。必定关闭，这样保证了读时不写，写时不读。必定关闭，这样保证了读时不写，写时不读。必定关闭，这样保证了读时不写，写时不读。片选信号读使能信号写使能信号2024/7/12计算机组成原理173.2.3 3.2.3 读读/写周期波形图写周期波形图vv读写周期图：读写周期图：读写周期图：读写周期图：反映反映反映反映SRAMSRAM工作工作工作工作时间关系时间关系时间关系时间关系1 1、读周期：、读周期：、读周期：、读周期：读数据：读数据：读数据：读数据：先地址线有效先地址线有效先地址线有效先地址线有效，再再再再CSCS和和和和OEOE同时有效同时有效同时有效同时有效，稍后数据，稍后数据，稍后数据，稍后数据线开始出现读出数据，读出后线开始出现读出数据，读出后线开始出现读出数据，读出后线开始出现读出数据，读出后CSCS和和和和OEOE都维持一段时间有效，都维持一段时间有效，都维持一段时间有效，都维持一段时间有效，使数据线上的数据维持较长时使数据线上的数据维持较长时使数据线上的数据维持较长时使数据线上的数据维持较长时间；间；间；间；2024/7/12计算机组成原理183.2.3 3.2.3 读读/写周期波形图写周期波形图vv读周期相关参数：读周期相关参数：读周期相关参数：读周期相关参数：读出时间读出时间读出时间读出时间TAQTAQ：从：从：从：从CSCS和和和和OEOE都同时低电平有效开始到数据线上出现都同时低电平有效开始到数据线上出现都同时低电平有效开始到数据线上出现都同时低电平有效开始到数据线上出现有效的读出数据为止的时间；有效的读出数据为止的时间；有效的读出数据为止的时间；有效的读出数据为止的时间；读周期时间读周期时间读周期时间读周期时间TRCTRC：从：从：从：从地址线低电平有效开始到地址线低电平有效开始到地址线低电平有效开始到地址线低电平有效开始到CSCS和和和和OEOE处于高电平处于高电平处于高电平处于高电平并允许地址线发生变化的一段时间；并允许地址线发生变化的一段时间；并允许地址线发生变化的一段时间；并允许地址线发生变化的一段时间；片选读时间片选读时间片选读时间片选读时间TEQTEQ：CSCS负跳变开始至读出数据所需要的时间；负跳变开始至读出数据所需要的时间；负跳变开始至读出数据所需要的时间；负跳变开始至读出数据所需要的时间；读数据时间读数据时间读数据时间读数据时间TGQTGQ：从从从从OEOE低电平有效开始至读出数据所需要的时间；低电平有效开始至读出数据所需要的时间；低电平有效开始至读出数据所需要的时间；低电平有效开始至读出数据所需要的时间；2024/7/12计算机组成原理193.2.3 3.2.3 读读/写周期波形图写周期波形图vv2 2、写周期：、写周期：、写周期：、写周期：写数据时，写数据时，写数据时，写数据时，先地址线有效，先地址线有效，先地址线有效，先地址线有效，再再再再CSCS有效，后有效，后有效，后有效，后WEWE有效，有效，有效，有效，稍后数稍后数稍后数稍后数据线上的写入数据开始写入锁存据线上的写入数据开始写入锁存据线上的写入数据开始写入锁存据线上的写入数据开始写入锁存器，数据写入后依次致器，数据写入后依次致器，数据写入后依次致器，数据写入后依次致WEWE和和和和CSCS高电平，为了写入可靠，数据线高电平，为了写入可靠，数据线高电平，为了写入可靠，数据线高电平，为了写入可靠，数据线上的数据维持到地址线有效可以上的数据维持到地址线有效可以上的数据维持到地址线有效可以上的数据维持到地址线有效可以改变信号之后；改变信号之后；改变信号之后；改变信号之后；2024/7/12计算机组成原理203.2.3 3.2.3 读读/写周期波形图写周期波形图vv写周期相关参数：写周期相关参数：写周期相关参数：写周期相关参数：片选对控制的建立时间片选对控制的建立时间片选对控制的建立时间片选对控制的建立时间T TSASA从地址有效到写有效的时间；从地址有效到写有效的时间；从地址有效到写有效的时间；从地址有效到写有效的时间；写入时间写入时间写入时间写入时间T TWDWD从数据线上数据正确建立开始到数据写入结束的时间从数据线上数据正确建立开始到数据写入结束的时间从数据线上数据正确建立开始到数据写入结束的时间从数据线上数据正确建立开始到数据写入结束的时间 写维持时间写维持时间写维持时间写维持时间T THDHD数据写完后要维持一段时间；数据写完后要维持一段时间；数据写完后要维持一段时间；数据写完后要维持一段时间；写周期时间写周期时间写周期时间写周期时间T TWCWC从地址线低电平有效开始到从地址线低电平有效开始到从地址线低电平有效开始到从地址线低电平有效开始到CSCS和和和和WEWE处于高电平并允处于高电平并允处于高电平并允处于高电平并允许地址线发生变化的一段时间；许地址线发生变化的一段时间；许地址线发生变化的一段时间；许地址线发生变化的一段时间；vv存取周期存取周期存取周期存取周期 为了便于控制，一般为了便于控制，一般为了便于控制，一般为了便于控制，一般取读周期时间取读周期时间取读周期时间取读周期时间T TRCRC=写周期时间写周期时间写周期时间写周期时间T TWWC C，称存取周期，称存取周期，称存取周期，称存取周期2024/7/12计算机组成原理213.3 DRAM3.3 DRAM存储器存储器vv3.3.1 DRAM3.3.1 DRAM存储位元的记忆原理存储位元的记忆原理存储位元的记忆原理存储位元的记忆原理vv3.3.2 DRAM3.3.2 DRAM芯片的逻辑结构芯片的逻辑结构芯片的逻辑结构芯片的逻辑结构vv3.3.3 3.3.3 读读读读/写周期、刷新周期写周期、刷新周期写周期、刷新周期写周期、刷新周期vv3.3.4 3.3.4 存储器容量的扩充存储器容量的扩充存储器容量的扩充存储器容量的扩充vv3.3.5 3.3.5 高级的高级的高级的高级的DRAMDRAM结构（选学）结构（选学）结构（选学）结构（选学）vv3.3.6 DRAM3.3.6 DRAM主存读主存读主存读主存读/写的正确性校验（选学）写的正确性校验（选学）写的正确性校验（选学）写的正确性校验（选学）2024/7/12计算机组成原理223.3.1 DRAM3.3.1 DRAM存储元的记忆原理存储元的记忆原理vvSRAMSRAM存储器的存储位元是一个存储器的存储位元是一个存储器的存储位元是一个存储器的存储位元是一个触发器触发器触发器触发器，它具有两个稳定，它具有两个稳定，它具有两个稳定，它具有两个稳定的状态。的状态。的状态。的状态。vv而而而而DRAMDRAM存储器的存储位元是由一个存储器的存储位元是由一个存储器的存储位元是由一个存储器的存储位元是由一个MOSMOS晶体管晶体管晶体管晶体管(起开关起开关起开关起开关作用作用作用作用)和一个和一个和一个和一个电容器电容器电容器电容器(充满电荷为充满电荷为充满电荷为充满电荷为1 1，没有电荷为，没有电荷为，没有电荷为，没有电荷为0 0)组成的组成的组成的组成的记忆电路。记忆电路。记忆电路。记忆电路。2024/7/12计算机组成原理233.3.1 DRAM3.3.1 DRAM存储元的记忆原理存储元的记忆原理v写写1到存储位元到存储位元 输出缓冲器关闭、刷输出缓冲器关闭、刷新缓冲器关闭，输入缓冲新缓冲器关闭，输入缓冲器打开（器打开（R/W为低），输为低），输入数据入数据DIN=1送到存储元送到存储元位线上；位线上；行选线为高，打开行选线为高，打开MOS管，于是位线上的高管，于是位线上的高电平给电容器充电，表示电平给电容器充电，表示存储了存储了1。2024/7/12计算机组成原理243.3.1 DRAM3.3.1 DRAM存储元的记忆原理存储元的记忆原理v写写0到存储位元：到存储位元：输出缓冲器和刷新缓输出缓冲器和刷新缓冲器关闭，输入缓冲器打冲器关闭，输入缓冲器打开，输入数据开，输入数据DIN=0送到送到存储元位线上；存储元位线上；行选线为高，打开行选线为高，打开MOS管，于是电容上的电管，于是电容上的电荷通过荷通过MOS管和位线放电，管和位线放电，表示存储了表示存储了0。2024/7/12计算机组成原理253.3.1 DRAM3.3.1 DRAM存储元的记忆原理存储元的记忆原理v从存储位元读出从存储位元读出1：输入缓冲器和刷新缓输入缓冲器和刷新缓冲器关闭，输出缓冲器冲器关闭，输出缓冲器/读读放打开（放打开（R/W为高）。为高）。行选线为高，打开行选线为高，打开MOS管，电容上所存储的管，电容上所存储的1送到位线上，通过输出缓送到位线上，通过输出缓冲器读出放大器发送到冲器读出放大器发送到DOUT，即，即DOUT=1。2024/7/12计算机组成原理263.3.1 DRAM3.3.1 DRAM存储元的记忆原理存储元的记忆原理vvDRAMDRAM的刷新的刷新的刷新的刷新：由于读出由于读出1是破坏性读是破坏性读出，必须恢复存储位元中出，必须恢复存储位元中原存的原存的1。输入缓冲器关闭，刷输入缓冲器关闭，刷新缓冲器打开，输出缓冲新缓冲器打开，输出缓冲器读放打开，器读放打开，DOUT=1经经刷新缓冲器送到位线上，刷新缓冲器送到位线上，再经再经MOS管写到电容上管写到电容上(充电充电)。2024/7/12计算机组成原理273.3.1 DRAM3.3.1 DRAM存储元的记忆原理存储元的记忆原理vv每次读出虽然是破坏性读出，但他每次都会自动回复；每次读出虽然是破坏性读出，但他每次都会自动回复；每次读出虽然是破坏性读出，但他每次都会自动回复；每次读出虽然是破坏性读出，但他每次都会自动回复；vv当长期没有读当长期没有读当长期没有读当长期没有读/写命令时，刷新电路会自动产生一次假读写命令时，刷新电路会自动产生一次假读写命令时，刷新电路会自动产生一次假读写命令时，刷新电路会自动产生一次假读而完成刷新操作；而完成刷新操作；而完成刷新操作；而完成刷新操作；vv每个位单元的每个位单元的每个位单元的每个位单元的刷新时间间隔刷新时间间隔刷新时间间隔刷新时间间隔一般要求一般要求一般要求一般要求8ms8ms;2024/7/12计算机组成原理283.3.2 DRAM3.3.2 DRAM芯片的逻辑结构芯片的逻辑结构vv图图图图3.7(a)3.7(a)：1M41M4位位位位DRAMDRAM芯片的芯片的芯片的芯片的管脚图，两个电源、两个地线、管脚图，两个电源、两个地线、管脚图，两个电源、两个地线、管脚图，两个电源、两个地线、一个空脚（一个空脚（一个空脚（一个空脚（NCNC）。）。）。）。2024/7/12计算机组成原理293.3.2 DRAM3.3.2 DRAM芯片的逻辑结构芯片的逻辑结构列选通信号行选通信号2024/7/12计算机组成原理303.3.2 DRAM3.3.2 DRAM芯片的逻辑结构芯片的逻辑结构DRAMDRAM逻辑结构与逻辑结构与逻辑结构与逻辑结构与SRAMSRAM不同：不同：不同：不同：vv增加了行地址锁存器和列地址锁存器增加了行地址锁存器和列地址锁存器增加了行地址锁存器和列地址锁存器增加了行地址锁存器和列地址锁存器由于由于由于由于DRAMDRAM存储器存储器存储器存储器容量很大，地址线宽度相应要增加，这势必增加芯片地址容量很大，地址线宽度相应要增加，这势必增加芯片地址容量很大，地址线宽度相应要增加，这势必增加芯片地址容量很大，地址线宽度相应要增加，这势必增加芯片地址线的管脚数目。为避免这种情况，采取的办法是线的管脚数目。为避免这种情况，采取的办法是线的管脚数目。为避免这种情况，采取的办法是线的管脚数目。为避免这种情况，采取的办法是分时传送分时传送分时传送分时传送地址码。地址码。地址码。地址码。vv若地址总线宽度为若地址总线宽度为若地址总线宽度为若地址总线宽度为1010位，先传送地址码的位，先传送地址码的位，先传送地址码的位，先传送地址码的高位部分高位部分高位部分高位部分A0A0A9A9，由行选通信号，由行选通信号，由行选通信号，由行选通信号RASRAS打入到行地址锁存器；然后传送地打入到行地址锁存器；然后传送地打入到行地址锁存器；然后传送地打入到行地址锁存器；然后传送地址码的址码的址码的址码的低位部分低位部分低位部分低位部分A10A10A19A19，由列选通信号，由列选通信号，由列选通信号，由列选通信号CRSCRS打入到列打入到列打入到列打入到列地址锁存器。芯片内部两部分合起来，地址线宽度达地址锁存器。芯片内部两部分合起来，地址线宽度达地址锁存器。芯片内部两部分合起来，地址线宽度达地址锁存器。芯片内部两部分合起来，地址线宽度达2020位，位，位，位，存储容量为存储容量为存储容量为存储容量为1M41M4位。位。位。位。2024/7/12计算机组成原理313.3.2 DRAM3.3.2 DRAM芯片的逻辑结构芯片的逻辑结构vv增加了刷新计数器和相应的控制电路增加了刷新计数器和相应的控制电路增加了刷新计数器和相应的控制电路增加了刷新计数器和相应的控制电路DRAMDRAM读出后必须读出后必须读出后必须读出后必须刷新，而未读写的存储元也要定期刷新，而且要刷新，而未读写的存储元也要定期刷新，而且要刷新，而未读写的存储元也要定期刷新，而且要刷新，而未读写的存储元也要定期刷新，而且要按行刷新按行刷新按行刷新按行刷新，所以刷新计数器的长度等于行地址锁存器。刷新操作与读所以刷新计数器的长度等于行地址锁存器。刷新操作与读所以刷新计数器的长度等于行地址锁存器。刷新操作与读所以刷新计数器的长度等于行地址锁存器。刷新操作与读/写操作是交替进行的，所以通过写操作是交替进行的，所以通过写操作是交替进行的，所以通过写操作是交替进行的，所以通过2 2选选选选1 1多路开关多路开关多路开关多路开关来提供刷来提供刷来提供刷来提供刷新行地址或正常读新行地址或正常读新行地址或正常读新行地址或正常读/写的行地址。写的行地址。写的行地址。写的行地址。2024/7/12计算机组成原理323.3.3 3.3.3 读读/写周期、刷新周期写周期、刷新周期vv1 1、读周期：、读周期：、读周期：、读周期：从行选通信号从行选通信号从行选通信号从行选通信号RASRAS下降沿开始，到下一个下降沿开始，到下一个下降沿开始，到下一个下降沿开始，到下一个RASRAS信号的下降沿为止，信号的下降沿为止，信号的下降沿为止，信号的下降沿为止，即连续两个读周期的时间间隔。即连续两个读周期的时间间隔。即连续两个读周期的时间间隔。即连续两个读周期的时间间隔。地址线行地址有效后，用行选通信号地址线行地址有效后，用行选通信号地址线行地址有效后，用行选通信号地址线行地址有效后，用行选通信号RASRAS打入行地址锁存器；接着地址线上打入行地址锁存器；接着地址线上打入行地址锁存器；接着地址线上打入行地址锁存器；接着地址线上传送列地址，用列选通信号传送列地址，用列选通信号传送列地址，用列选通信号传送列地址，用列选通信号CASCAS打入列地址锁存器；经行列地址译码，读写命打入列地址锁存器；经行列地址译码，读写命打入列地址锁存器；经行列地址译码，读写命打入列地址锁存器；经行列地址译码，读写命令令令令R/W=1R/W=1，数据线上有输出数据。，数据线上有输出数据。，数据线上有输出数据。，数据线上有输出数据。2024/7/12计算机组成原理333.3.3 3.3.3 读读/写周期、刷新周期写周期、刷新周期vv2 2、写周期：、写周期：、写周期：、写周期：从行选通信号从行选通信号从行选通信号从行选通信号RASRAS下降沿开始，到下一个下降沿开始，到下一个下降沿开始，到下一个下降沿开始，到下一个RASRAS信号的下降沿为止的信号的下降沿为止的信号的下降沿为止的信号的下降沿为止的时间，即连续两个读周期的时间间隔。时间，即连续两个读周期的时间间隔。时间，即连续两个读周期的时间间隔。时间，即连续两个读周期的时间间隔。地址线行地址有效后，用行选通信号地址线行地址有效后，用行选通信号地址线行地址有效后，用行选通信号地址线行地址有效后，用行选通信号RASRAS打入行地址锁存器；接着地址线上打入行地址锁存器；接着地址线上打入行地址锁存器；接着地址线上打入行地址锁存器；接着地址线上传送列地址，用列选通信号传送列地址，用列选通信号传送列地址，用列选通信号传送列地址，用列选通信号CASCAS打入列地址锁存器；经行列地址译码，读写命打入列地址锁存器；经行列地址译码，读写命打入列地址锁存器；经行列地址译码，读写命打入列地址锁存器；经行列地址译码，读写命令令令令R/W=0R/W=0，此时数据线上有写入数据。，此时数据线上有写入数据。，此时数据线上有写入数据。，此时数据线上有写入数据。2024/7/12计算机组成原理343.3.3 3.3.3 读读/写周期、刷新周期写周期、刷新周期3 3、刷新周期：、刷新周期：、刷新周期：、刷新周期：从上一次对整个存储器刷新结束到下一次对从上一次对整个存储器刷新结束到下一次对从上一次对整个存储器刷新结束到下一次对从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的最大时间间隔，或：整个存储器全部刷新一遍为止的最大时间间隔，或：整个存储器全部刷新一遍为止的最大时间间隔，或：整个存储器全部刷新一遍为止的最大时间间隔，或：每一每一每一每一行连续两次刷新的最大时间间隔；行连续两次刷新的最大时间间隔；行连续两次刷新的最大时间间隔；行连续两次刷新的最大时间间隔；vv2 2种刷新方式种刷新方式种刷新方式种刷新方式(注意：任何刷新方式在刷新期间停止存储器注意：任何刷新方式在刷新期间停止存储器注意：任何刷新方式在刷新期间停止存储器注意：任何刷新方式在刷新期间停止存储器访问访问访问访问)：vv集中式刷新：集中式刷新：集中式刷新：集中式刷新：DRAMDRAM的所有行在每一个刷新周期中都被刷的所有行在每一个刷新周期中都被刷的所有行在每一个刷新周期中都被刷的所有行在每一个刷新周期中都被刷新，即新，即新，即新，即每隔一段时间连续刷新所有行每隔一段时间连续刷新所有行每隔一段时间连续刷新所有行每隔一段时间连续刷新所有行。vv分散式刷新：分散式刷新：分散式刷新：分散式刷新：每行的刷新插入到正常的读每行的刷新插入到正常的读每行的刷新插入到正常的读每行的刷新插入到正常的读/写周期之中，写周期之中，写周期之中，写周期之中，即即即即每隔一段时间刷新一行每隔一段时间刷新一行每隔一段时间刷新一行每隔一段时间刷新一行。