电子科技大学彭启琮DSP视频配套课件

电子科技大学彭启琮DSP视频配套PPTDSP的硬件的硬件结构构 DSP的硬件的硬件结结构，大体上与通用的微构，大体上与通用的微处处理器相理器相类类似，由似，由CPU、存、存储储器、器、总线总线、外、外设设、接、接口、口、时钟时钟等部分等部分组组成，但又有其成，但又有其鲜鲜明的特点。明的特点。Von Neuman结结构与构与Harvard结结构构Harvard结结构构 程序与数据存程序与数据存储储空空间间分开，各有独立的地址分开，各有独立的地址总线总线和数据和数据总线总线，取指和，取指和读读数可以同数可以同时进时进行，行，从而提高速度，目前的水平已达到从而提高速度，目前的水平已达到90亿亿次浮点运算次浮点运算/秒（秒（9000MFLOPS）MIPS-Million Instruction Per Second MFLOPS-Million Floating Operation Per Second流水操作（流水操作（pipeline）独立的硬件乘法器独立的硬件乘法器 在卷在卷积积、数字、数字滤滤波、波、FFT、相关、矩、相关、矩阵阵运算等算法中，都有运算等算法中，都有 A（k）B（nk）一）一类类的的运算，大量重复乘法和累加运算，大量重复乘法和累加v通用通用计计算机的乘法用算机的乘法用软软件件实现实现，用若干个机器周期。，用若干个机器周期。vDSP有硬件乘法器，用有硬件乘法器，用MAC指令（取数、乘法、累加）在指令（取数、乘法、累加）在单单周期内完成。周期内完成。独立的独立的DMA总线总线和控制器和控制器 有一有一组组或多或多组组独立的独立的DMA总线总线，与，与CPU的程序、数据的程序、数据总线总线并行工作，在不影响并行工作，在不影响CPU工作工作的条件下，的条件下，DMA速度目前已达速度目前已达800Mbyte/sCPUv通用微通用微处处理器的理器的CPU由由ALU和和CU组组成，其算成，其算术术运算和运算和逻辑逻辑运算通运算通过软过软件来件来实现实现，如加，如加法需要法需要10个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。vDSP的的CPU设设置硬件乘法器，可以在置硬件乘法器，可以在单单周期内完成乘法和累加周期内完成乘法和累加TMS320C2xx的的CPU（部分）（部分）硬件乘法器硬件乘法器CALU（中心算（中心算术逻辑单术逻辑单元）元）移位移位v通用微通用微处处理器的移位，每理器的移位，每调调用一次移位指令移用一次移位指令移动动1-bitvDSP可以在一个机器周期内左移或右移多个可以在一个机器周期内左移或右移多个bit，可以用来可以用来对对数字定数字定标标，使之放大，使之放大或或缩缩小，以保小，以保证证精度和防止溢出；精度和防止溢出；还还可以用来作定点数和浮点数之可以用来作定点数和浮点数之间间的的转换转换溢出溢出v通用通用CPU中，溢出中，溢出发发生后，生后，设设置溢出置溢出标标志，不志，不带带符号位符号位时时回回绕绕，带带符号位符号位时时反相，反相，带带来很大的来很大的误误差差vDSP把移位把移位输输出的最高位（出的最高位（MSB）存放在一个位存放在一个位检测检测状状态态寄存器中，寄存器中，检测检测到到MSB=1时时，就通知下一次会，就通知下一次会发发生溢出，可以采取措施防止生溢出，可以采取措施防止数据地址数据地址发发生器（生器（DAG）v在通用在通用CPU中，数据地址的中，数据地址的产产生和数据的生和数据的处处理都由理都由ALU来完成来完成v在在DSP中，中，设设置了置了专门专门的数据地址的数据地址发发生器（生器（实际实际上是上是专门专门的的ALU），），来来产产生所需要生所需要的数据地址，的数据地址，节节省公共省公共ALU的的时间时间 TMS320C2xx的片内存的片内存储器及器及总线外外设设（peripherals）v时钟发时钟发生器（振生器（振荡荡器与器与PLL）v定定时时器（器（Timer）v软软件可件可编编程等待状程等待状态发态发生器生器v通用通用I/Ov同步串口（同步串口（SSP）与异步串口（与异步串口（ASP）vJTAG扫扫描描逻辑电逻辑电路（路（IEEE 1149.1标标准准)便于便于对对DSP作片上的在作片上的在线线仿真和多仿真和多DSP条件下的条件下的调试调试ALUArithmetic Logic Unit(ALU)v16-bit immediate valuev16-bit word from data memoryv16-bit value in the temporary register,TvTwo 16-bit words from data memoryv32-bit word from data memoryv40-bit word from either accumulatorMultiplier/AdderCompare,Select,and Store Unit(CSSU)ADSP2100MOTOROLA DSP56002Lucent DSP1628Lucent DSP1600 core特点特点v在数字蜂房在数字蜂房电话电话等等应应用中，其位操作用中，其位操作单单元支持很高的元支持很高的编码编码效率，效率，纠错协处纠错协处理器支持信理器支持信道均衡与道均衡与编码编码。v片内可片内可编编程程锁锁相相环环（PLL）时钟时钟合成器。合成器。v2.7 V 电压电压工作，工作，19.2 ns 及及 12.5 ns 指令周期。指令周期。v片内片内6 KW双口双口 RAM，48 KWROM定点定点DSP与浮点与浮点DSPv浮点格式用指数形式表示，其浮点格式用指数形式表示，其动态动态范范围围比用小数形式表示的定点格式要大得多，定点比用小数形式表示的定点格式要大得多，定点DSPDSP中中经经常要考常要考虑虑的溢出的溢出问题问题，在浮点，在浮点DSPDSP中基本上可以不考中基本上可以不考虑虑v为为了保了保证证底数的精度，浮点底数的精度，浮点DSP基本上作成基本上作成32-bit的，其的，其总线总线、寄存器、存、寄存器、存储储器等的器等的宽宽度度也相也相应应是是32-bit的的v浮点浮点DSP的速度更快，尤其是作浮点运算的速度更快，尤其是作浮点运算v浮点浮点DSP的价格高，开的价格高，开发难发难度也更大度也更大多多处处理器接口理器接口 TMS320C40有有6个个8-bit的接口，使多个的接口，使多个处处理器可以很方便的并行或串行工作，理器可以很方便的并行或串行工作，ADI公司的公司的ADSP21160也有也有类类似的接口似的接口 ADSP-21160 的通信口的通信口TMS320C30v 60ns单单周期指令周期指令执执行行时间时间v 33.3MFLOPSv 16.7MIPSv片内片内4Kx32bit 单单周期内可周期内可访问访问两次的两次的ROM v两个两个1Kx32bit 单单周期内可周期内可访问访问两次的两次的RAM v 64x32bit指令指令CacheTMS320C30v 指令及数据字指令及数据字长长32bit,地址地址宽宽度度24bit(16M寻寻址空址空间间)v 40/32bit 浮点浮点/整数乘法器及整数乘法器及ALUv 8个以个以40bit扩扩展精度寄存器展精度寄存器为为基基础础的的Acc v 32bit桶形移位器桶形移位器v 2个地址个地址发发生器生器,8个个辅辅助寄存器和助寄存器和 2个个辅辅助寄存器助寄存器计计算算单单元元v 片内片内DMA控制器控制器,使使I/O与与CPU并行工作并行工作TMS320C30v 单单周期内并行的周期内并行的ALU及乘法指令及乘法指令v零开零开销销循循环环,单单周期分支周期分支v 两个外部接口两个外部接口v 两个串口支持两个串口支持8/16/32bit数据数据传输传输v 两个两个32bit定定时时器器v 封装封装:181脚脚PGAv 工工艺艺:1 m CMOSLucent DSP32Cv100MHz,10ns 指令周期指令周期v峰峰值值 600MFLOPS，连续连续 400 MFLOPSv4 Mbit 片内双口片内双口 SRAM，由核由核处处理器、主机或理器、主机或DMA独立独立访问访问vDMA 控制器支持控制器支持:14 个零开个零开销销 DMA 通道，通道，64 bit 后台后台 DMA 传输传输,与全速运行的与全速运行的处处理理器并行器并行特点特点特点特点v700Mbytes/s IO速率速率v4GW 片外片外寻寻址能力址能力v6个个连连接口，作多接口，作多处处理器理器应应用用v2个个50Mb/s串口支持独立的串口支持独立的发发送与接收，并支持送与接收，并支持T1与与E1接口接口TMS320C6701TMS320C6x CPUL Unit(Logic)v32/40-bit fixed point arithmetic and compare operationsv32/64-bit floating point arithmetic and compare operations(IEEE single and double precision)v32-bit fixed point logical operationsvFixed/floating point conversionsv64 to 32-bit floating point conversionsTMS320C6x CPUS Unit(Shifting)v32-bit fixed point arithmetic operationsv32/40-bit shifts and 32-bit bit-fieldvoperationsvBranching and constant generationv32/64-bit floating point reciprocal,absolute value,compares,and 1/sqrt operationsv32 to 64-bit floating point conversionsTMS320C6x CPUM Unit(Multiply)v16 x 16-bit fixed point multipliesv24 x 24-bit fixed point multipliesv32 x 32-bit fixed point multipliesv32 x 32-bit single precision floating point multipliesv64 x 64-bit double precision floating point multipliesTMS320C6x CPUD Unit(Data address operation)v32-bit add,subtract,linear,and circular address calculationv8/16/32/64-bit loadsv8/16/32-bit storesDSP的的发发展展v更高的运行速度和信号更高的运行速度和信号处处理速度理速度v多多DSP协协同工作同工作v更方便的开更方便的开发环发环境境v大量大量专专用用DSP的出的出现现（DSP核）核）v更低的价格，或更高的性能更低的价格，或更高的性能/价格比价格比v更广泛的更广泛的应应用用谢谢