CMOS逻辑电路及时序电路分析

CMOS逻辑电路 CMOS管与MOS管CMOS是互补型MOS管，以PMOS管作为驱动管，以NMOS管作为负载管。它用互补对称的pMOS和nMOS对来实现一个逻辑电路中的“与、“或、“非等功能，其主要特点是低功耗、强抗干扰能力、集成密度高 MOS管mos管是金属(metal)氧化物(oxid)半导体(semiconductor)场效应晶体管，或者称是金属绝缘体(insulator)半导体。MOS管的source和drain是可以对调的，他们都是在P型backgate中形成的N型区。在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。这样的器件被认为是对称的。MOS管MOS集成电路制造工艺比较简单、成品率较高、集成电路制造工艺比较简单、成品率较高、功耗低、组成的逻辑电路比较简单，集成度高、功耗低、组成的逻辑电路比较简单，集成度高、抗干扰能力强，特别适合于大规模集成电路。抗干扰能力强，特别适合于大规模集成电路。MOS集成电路包括集成电路包括:NMOS管组成的管组成的NMOS电路、电路、PMOS管组成的管组成的PMOS电路及由电路及由NMOS和和PMOS两种管子组成的互补两种管子组成的互补MOS电路，即电路，即CMOS电路。电路。PMOS门电路与门电路与NMOS电路的原理完全相同，只电路的原理完全相同，只是电源极性相反而已。是电源极性相反而已。MOS管工作原理MOS管主要参数 1.开启电压VT 开启电压又称阈值电压：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；标准的N沟道MOS管，VT约为36V；通过工艺上的改进，可以使MOS管的VT值降到23V。MOS管主要参数2.直流输入电阻RGS 即在栅源极之间加的电压与栅极电流之比 这一特性有时以流过栅极的栅流表示 MOS管的RGS可以很容易地超过1010 MOS管主要参数3.漏源击穿电压BVDS 在VGS=0增强型的条件下，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS ID剧增的原因有以下两个方面：1漏极附近耗尽层的雪崩击穿 2漏源极间的穿通击穿 有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID。MOS管主要参数4.栅源击穿电压BVGS 在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。MOS管主要参数5.低频跨导gm 在VDS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导 gm反映了栅源电压对漏极电流的控制能力,是表征MOS管放大能力的一个重要参数,一般在十分之几至几mA/V的范围内。MOS管主要参数6.导通电阻RON 导通电阻RON说明了VDS对ID的影响，是漏极特性某一点切线的斜率的倒数 在饱和区，ID几乎不随VDS改变，RON的数值很大，一般在几十千欧到几百千欧之间 由于在数字电路中，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似 对一般的MOS管而言，RON的数值在几百欧以内。MOS管主要参数7.极间电容 三个电极之间都存在着极间电容：栅源电容CGS、栅漏电容CGD和漏源电容CDS CGS和CGD约为13pF CDS约在0.11pF之间。MOS管主要参数8.低频噪声系数NF 噪声是由管子内部载流子运动的不规那么性所引起的 由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规那么的电压或电流变化 噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝dB 这个数值越小，代表管子所产生的噪声越小 低频噪声系数是在低频范围内测出的噪声系数 场效应管的噪声系数约为几个分贝，它比双极性三极管的要小 MOS管 CMOS 逻辑电路CMOS逻辑电路CMOS是单词的首字母缩写，代表互补的金属氧化物半导体(Complementary Metal-Oxide-Semiconductor)，它指的是一种特殊类型的电子集成电路(IC)。集成电路是一块微小的硅片，它包含有几百万个电子元件。术语IC隐含的含义是将多个单独的集成电路集成到一个电路中，产生一个十分紧凑的器件。在通常的术语中，集成电路通常称为芯片，而为计算机应用设计的IC称为计算机芯片。CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从开展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力那么远优于TTL。此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。早期生产的CMOS门电路为4000系列，随后开展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个CMOS管，任何时候，只要一只导通，另一只那么不导通即“截止或“关断，所以称为“互补型CMOS管。C M O S逻辑电路使用的是排列成互补对的 n F E T和p F E T晶体管。这就是首字母缩写词C M O S中“C的由来。互补对由一个n F E T和一个 p F E T组成，它们的栅极连接在一起形成一个信号端，共同的门信号同时控制着这两个晶体管。但是，由于这两个晶体管具有相反的特征，这个互补对可产生一个有用的特征，即一个晶体管的状态为 O N而另一个晶体管的状态为O F F。当G=0时，p F E T为O N而n F E T为O F F，如图6-1 3 b所示。如果G=1，那么情形正好相反：p F E T为O F F而n F E T为O N；这可从图6-1 3 c中看出。术语“互补就是因为这种行为与门信号G的值无关而被采用。CMOS逻辑电路 制造集成电路的方法有多种，但对于数字逻辑电路而言CMOS是主要的方法。桌面个人计算机、工作站、视频游戏以及其它成千上万的其它产品都依赖于CMOS集成电路来完成所需的功能。CMOS的特点逻辑函数很容易用CMOS电路来实现。CMOS允许极高的逻辑集成密度。其含义就是逻辑电路可以做得非常小，可以制造在极小的面积上。用于制造硅片CMOS芯片的工艺已经是众所周知，并且CMOS芯片的制造和销售价格十分合理。这些特征及其它特征都为CMOS成为制造IC的主要工艺提供了根底。CMOS逻辑电平 高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。高电平视为逻辑“1，电平值的范围为：VDD的65%VDD或者VDD-1.5VVDD低电平视作逻辑“0，要求不超过VDD的35%或01.5V。+1.5V+3.5V应看作不确定电平。在硬件设计中要防止出现不确定电平。CMOS逻辑门电路的系列 CMOS集成电路诞生于20世纪60年代末，经过制造工艺的不断改进，在应用的广度上已与TTL平分秋色，它的技术参数从总体上说，已经到达或接近TTL的水平，其中功耗、噪声容限、扇出系数等参数优于TTL。根本的CMOS4000系列 这是早期的CMOS集成逻辑门产品，工作电源电压范围为318V，由于具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十ns，最高工作频率小于5MHz。高速的CMOSHCHCT系列 该系列电路主要从制造工艺上作了改进，使其大大提高了工作速度，平均传输延迟时间小于10ns，最高工作频率可达50MHz。HC系列的电源电压范围为26V。HCT系列的主要特点是与TTL器件电压兼容，它的电源电压范围为4.55.5V。它的输入电压参数为VIHmin=2.0V；VILmax=0.8V，与TTL完全相同。另外，74HC/HCT系列与74LS系列的产品，只要最后3位数字相同，那么两种器件的逻辑功能、外形尺寸，引脚排列顺序也完全相同，这样就为以CMOS产品代替TTL产品提供了方便。先进的CMOSACACT系列 该系列的工作频率得到了进一步的提高，同时保持了CMOS超低功耗的特点。其中ACT系列与TTL器件电压兼容，电源电压范围为4.55.5V。AC系列的电源电压范围为1.55.5V。ACACT系列的逻辑功能、引脚排列顺序等都与同型号的HCHCT系列完全相同。CMOS逻辑门电路的主要参数 CMOS门电路主要参数的定义同TTL电路，主要有以下几种参数输出高电平VOH与输出低电平VOL阈值电压Vth抗干扰容限传输延迟与功耗扇出系数输出高电平VOH与输出低电平VOL CMOS门电路VOH的理论值为电源电压VDD，VOHmin=0.9VDD；VOL的理论值为0V，VOLmax=0.01VDD。所以CMOS门电路的逻辑摆幅即上下电平之差较大，接近电源电压VDD值。阈值电压Vth 从CMOS非门电压传输特性曲线中看出，输出上下电平的过渡区很陡，阈值电压Vth约为VDD/2。抗干扰容限 CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。其他CMOS门电路的噪声容限一般也大于0.3VDD，电源电压VDD越大，其抗干扰能力越强。传输延迟与功耗 CMOS电路的功耗很小，一般小于1 mW/门，但传输延迟较大，一般为几十ns/门，且与电源电压有关，电源电压越高，CMOS电路的传输延迟越小，功耗越大。前面提到74HC高速CMOS系列的工作速度己与TTL系列相当。扇出系数 因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动CMOS电路的个数，假设就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路。CMOS反相器反相器由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即VDD(VTN|VTP|)。根本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。CMOS反相器反相器1.与非门电路与非门电路包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。因此，这种电路具有与非的逻辑功能，即 CMOS门电路1.与非门电路与非门电路2.或非门电路或非门电路包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。因此，这种电路具有或非的逻辑功能，其逻辑表达式为 2.或非门电路或非门电路3.异或门电路异或门电路由一级或非门和一级与或非门组成。或非门的输出 ，而与或非门的输出L即为输入A、B的异或异或 如在异或门的后面增加一级反相器就构成异或非门，由于具有 的功能，因而称为同或门。4，CMOS传输门传输门传输门TG是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成。CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的根本单元电路。4，CMOS传输门传输门CMOS时序逻辑电路CMOS时序电路 在数字电路中，但凡任一时刻的稳定输出在数字电路中，但凡任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路不仅决定于该时刻的输入，而且还和电路原来状态有关者都叫时序逻辑电路，也称原来状态有关者都叫时序逻辑电路，也称为再生电路，具有存储功能。根本再生电为再生电路，具有存储功能。根本再生电路包括：双稳态电路、单稳态电路和非稳路包括：双稳态电路、单稳态电路和非稳态电路。态电路。时序逻辑电路的分类时序逻辑电路可分为同步时序电路和异步时序电路两大类。在同步时序逻辑电路中，存储电路内所有触发器的时钟输入端都接于同一个时钟脉冲源，因而，所有触发器的状态的变化都与所加的时钟脉冲信号同步。在异步时序逻辑电路中，没有统一的时钟脉冲，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化才与时钟脉冲同步，而其他触发器状态的变化并不与时钟脉冲同步。CMOS指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺。它的特点就是低功耗，这也是他近几十年快速开展的根本原因。CMOS时序逻辑电路就是利用这种工艺制成的一种时序电路。双稳态电路是目前应用最广泛和最重要的一种，它有两种稳定状态或工作模式，典型的双稳态电路包括RS、Jk和D锁存器与触发器。简单的时序逻辑电路 触发器、计数器、存放器都是时序电路触发器、计数器、存放器都是时序电路1、触发器、触发器 能够存储能够存储1位二值信号的根本单元电路。位二值信号的根本单元电路。特点特点:具有两个能自行保持的稳定状态，用具有两个能自行保持的稳定状态，用来表来表 示逻辑状态的示逻辑状态的0和和1,或二进制数的或二进制数的0和和1;根据不同根据不同 的输入信号可以置的输入信号可以置1或或0。触发器的分类：触发方式：电平触发器、脉冲触发器和边沿触发器 逻辑功能方式：RS锁存器、JK触发器、D触发器、T触发器、T触发器 结构：根本SR锁存器、同步SR触发器、主从触发器、维持阻塞触发器、边沿触发器等 存储数据的原理：静态触发器和动态触发器。静态触发器是靠电路的自锁来存储数据的；动态触发器是靠电容存储电荷来存储数据的。2、计数器、计数器 计数器的根本功能是累计输入脉冲的个数，计数器的根本功能是累计输入脉冲的个数，可用于定时、分频、时序控制等。可用于定时、分频、时序控制等。分类分类分类分类加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器 (按计数功能按计数功能按计数功能按计数功能 )异步计数器异步计数器异步计数器异步计数器 同步计数器同步计数器同步计数器同步计数器(按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式)二二二二进制计数器进制计数器进制计数器进制计数器 十十十十进制计数器进制计数器进制计数器进制计数器 MM 进制计数器进制计数器进制计数器进制计数器(按计数制按计数制按计数制按计数制)3、存放器、存放器 存放器的根本功能是暂存信息和数据。存放器的根本功能是暂存信息和数据。其主要组成局部是触发器。其主要组成局部是触发器。每个触发器可存储每个触发器可存储1位二进制代码。存位二进制代码。存放器存入、输出信息的方式可分为：放器存入、输出信息的方式可分为：(1)并入并入-并出方式并出方式 (2)并入并入-串出方式串出方式 (3)串入串入-并出方式并出方式 (4)串入串入-串出方式串出方式CMOS时序逻辑电路的分析 简单的时序电路分析简单的时序电路分析 输出方程输出方程:驱动方程驱动方程:状态方程状态方程:时序电路的一般分析步骤：时序电路的一般分析步骤：(1)分析逻辑电路组成：确定输入和输出，区分组合分析逻辑电路组成：确定输入和输出，区分组合 电路局部和存储电路局部，确定是同步电路还是电路局部和存储电路局部，确定是同步电路还是异步电路。异步电路。(2)写出存储电路的驱动方程，时序电路的输出方程，写出存储电路的驱动方程，时序电路的输出方程，对于某些时序电路还应写出时钟方程。对于某些时序电路还应写出时钟方程。(3)求状态方程：把驱动方程代入相应触发器的特性求状态方程：把驱动方程代入相应触发器的特性方程，即可求得状态方程，也就是各个触发器的方程，即可求得状态方程，也就是各个触发器的次态方程。次态方程。(4)(4)列列状态表状态表：把把电电路路的的输输入入信信号号和和存存储储电电路路现现态态的的所所有有可可能能的的取取值值组组合合代代入入状状态态方方程程和和输输出出方方程程进进行行计计算算，求求出出相相应应的的次次态态和和输输出出。列列表表时时应应注注意意，时时钟钟信信号号CPCP只只是是一一个个操操作作信信号号，不不能能作作为为输输入入变变量量。在在由由状状态态方方程程确确定定次次态态时时，须须首首先先判判断断触触发发器器的的时时钟钟条条件件是是否否满满足足，如如果果不不满满足足，触触发发器器状状态态保保持持不变不变。(5)(5)画状态图画状态图或时序图。或时序图。(6)(6)电路电路功能描述。功能描述。波形分析由由T触发器的状态方程和触发器的状态方程和 输出方程，可以画出电输出方程，可以画出电 路的工作波形，如下图。路的工作波形，如下图。图中图中和和是是T 触发器触发器 原始状态为原始状态为0 时的工作波时的工作波 形；形；和和是是T触发器原触发器原 始状态为始状态为1时的工作波形。时的工作波形。比比较较波波形形 和和可可见见，虽虽然然输输入入信信号号X 和和CP 完完全全相相同同，但但是是由由于于T触触发发器器的的原原状状态态不不同同，输输出出那那么么不不同同。由由此此可可见见，时时序序电电路路的的输输出出不不仅仅取取决决于于当当时时的的输输入入信信号号X和和CP，而而且且还还取取决决于于电电路路内内部部存存储储电电路路T 触发器的原状态。触发器的原状态。(2)状态表状态表 状态表是反映时序电路输出状态表是反映时序电路输出状态表是反映时序电路输出状态表是反映时序电路输出 、次态、次态、次态、次态 和和和和输入输入输入输入 、现态、现态、现态、现态 间对应取值关系的表格。例如我间对应取值关系的表格。例如我间对应取值关系的表格。例如我间对应取值关系的表格。例如我们列出图们列出图们列出图们列出图11.111.1电路的状态表，如表电路的状态表，如表电路的状态表，如表电路的状态表，如表11.111.1所示：所示：所示：所示：图图图图11.111.1a aXQnQn+1Z0011010110010001表表表表11.1 11.1 状态表状态表状态表状态表(3)状态图状态图 状态图是反映时序电路状态转换规律及相应输入、输状态图是反映时序电路状态转换规律及相应输入、输状态图是反映时序电路状态转换规律及相应输入、输状态图是反映时序电路状态转换规律及相应输入、输出取值情况的几何图形。根据状态表，可作出上例的状态出取值情况的几何图形。根据状态表，可作出上例的状态出取值情况的几何图形。根据状态表，可作出上例的状态出取值情况的几何图形。根据状态表，可作出上例的状态图如图图如图图如图图如图11.311.3所示。所示。所示。所示。XQnQn+1Z0011010110010001表表表表11.1 11.1 状态表状态表状态表状态表(4)时序图时序图 图图图图11.111.1b b 时序图也就是工作波形图，它形象地表达了输入信号、输出时序图也就是工作波形图，它形象地表达了输入信号、输出时序图也就是工作波形图，它形象地表达了输入信号、输出时序图也就是工作波形图，它形象地表达了输入信号、输出信号、电路状态等的取值在时间上的对应关系。上例的时序图如信号、电路状态等的取值在时间上的对应关系。上例的时序图如信号、电路状态等的取值在时间上的对应关系。上例的时序图如信号、电路状态等的取值在时间上的对应关系。上例的时序图如图图图图11.111.1b b所示。所示。所示。所示。这这这这四四四四种种种种表表表表示示示示方方方方法法法法从从从从不不不不同同同同侧侧侧侧面面面面突突突突出出出出了了了了时时时时序序序序电电电电路路路路逻逻逻逻辑辑辑辑功功功功能能能能的的的的特特特特点点点点，它它它它们们们们本本本本质质质质上上上上是是是是相相相相通通通通的的的的，可可可可以以以以互互互互相相相相转转转转换换换换。在在在在实实实实际际际际工工工工作作作作中中中中，可可可可根根根根据据据据具具具具体体体体情情情情况况况况选选选选用用用用。应应应应该该该该指指指指出出出出，用用用用卡卡卡卡诺诺诺诺图图图图也也也也可可可可以以以以方方方方便便便便地地地地表表表表示示示示时时时时序序序序电电电电路路路路的的的的逻逻逻逻辑辑辑辑功能。功能。功能。功能。提提 示示 时时时时序序序序电电电电路路路路按按按按状状状状态态态态转转转转换换换换情情情情况况况况分分分分为为为为同同同同步步步步时时时时序序序序电电电电路路路路和和和和异异异异步步步步时时时时序序序序电电电电路路路路两两两两大大大大类类类类。对对对对于于于于同同同同步步步步时时时时序序序序电电电电路路路路，存存存存储储储储电电电电路路路路中中中中所所所所有有有有存存存存储储储储单单单单元元元元状状状状态态态态的的的的改改改改变变变变都都都都在在在在同同同同一一一一时时时时钟钟钟钟的的的的上上上上升升升升沿沿沿沿或或或或者者者者下下下下降降降降沿沿沿沿，即即即即采采采采用用用用统统统统一一一一时时时时钟钟钟钟。而而而而异异异异步步步步时时时时序序序序电电电电路路路路不不不不用用用用统统统统一一一一的的的的时时时时钟钟钟钟，或或或或者没有时钟。者没有时钟。者没有时钟。者没有时钟。时序逻辑电路的设计方法时序逻辑电路的设计方法设计：根据给定的逻辑要求，选择适当的逻辑器件，设计：根据给定的逻辑要求，选择适当的逻辑器件，组成符合要求的时序逻辑电路。组成符合要求的时序逻辑电路。时序逻辑电路分析的一般步骤时序逻辑电路分析的一般步骤根据设根据设计题目计题目画原始画原始状态图状态图画出状画出状态图及态图及列出状列出状态表态表确确定定触触发发器器求电路输求电路输出方程及出方程及各触发器各触发器驱动方程驱动方程状状态态化化简简画逻辑电画逻辑电路图并检路图并检查自启动查自启动能力能力 触发器个数触发器个数n n须满足：须满足：2 2n-1n-1M2M2n n,其中其中M M是电路是电路包含的状态个数。包含的状态个数。CMOS逻辑电路的应用虽然制造集成电路的方法有多种，但对于数字逻辑电路而言CMOS是主要的方法。相对于其他逻辑系列，CMOS逻辑电路具有以下优点：1、允许的电源电压范围宽，方便电源电路的设计 2、逻辑摆幅大，使电路抗干扰能力强 3、静态功耗低 4、隔离栅结构使CMOS器件的输入电阻极大，从而使CMOS期间驱动同类逻辑门的能力比其他系列强得多CMOS之所以流行的一些原因为:逻辑函数很容易用CMOS电路来实现。CMOS允许极高的逻辑集成密度。其含义就是逻辑电路可以做得非常小，可以制造在极小的面积上。用于制造硅片CMOS芯片的工艺已经是众所周知，并且CMOS芯片的制造和销售价格十分合理。CMOS制造工艺被应用于制作数码影像器材的感光元件常见的有TTL和CMOS，尤其是片幅规格较大的单反数码相机。应用范围：桌面个人计算机、工作站、视频游戏以及其它成千上万的其它产品都依赖于CMOS集成电路来完成所需的功能。计算机领域的CMOS是微机主板上的一块可读写的RAM芯 片，用来保存当前系统的硬件配置和用户对某些参数的设定。CMOS可由主板的电池供电，即使系统掉电，信息也不会丧失。