内科大大规模ppt课件教材

第二章第二章MOS器件结构与理论器件结构与理论集成电路设计者的知识要求集成电路设计者的知识要求w集成电路是当今人类智慧结晶的最好载体w集成电路设计是一系列理论和技术的综合。w要实现这个集成，首先要对这些材料、理论、结构、技术与工艺进行全面而深入的理解。2024/6/231第二章MOS器件结构与理论集成电路设计者的知识要求集成电理论和技术的理论和技术的“集大成集大成”者者w集成电路具有强大无比的功能是由于重要的 材料特性材料特性重大的 理论发现理论发现奇特的 结构构思结构构思巧妙的 技术发明技术发明不倦的 工艺实验工艺实验。2024/6/232理论和技术的“集大成”者集成电路具有强大无比的功能是由于2 第一节第一节 引言引言 集成电路按其制造材料分为两大类：一类是Si（硅），另一类是GaAs（砷化镓）。目前用于ASIC设计的主体是硅材料。但是，在一些高速和超高速ASIC设计中采用了GaAs材料。用GaAs材料制成的集成电路，可以大大提高电路速度，但是由于目前GaAs工艺成品率较低等原因，所以未能大量采用。2024/6/233 第一节 引言20232024/6/2342023/8/1041、在双极型工艺下在双极型工艺下ECL/CML：Emitter Coupled Logic/Current Mode Logic 射极耦合逻辑/电流型开关逻辑TTL：Transistor Transistor Logic 晶体管-晶体管逻辑 ：Integrated Injection Logic 集成注入逻辑2024/6/2351、在双极型工艺下2023/8/1052、在在MOS 工艺下工艺下NMOS、PMOS：MNOS：Metal Nitride（氮）Oxide Semiconductor (E)NMOS与(D)NMOS组成的单元CMOS:Metal Gate CMOSHSCMOS：High Speed CMOS（硅栅CMOS）CMOS/SOS：Silicon on Sapphire （兰宝石上CMOS，提高抗辐射能力）VMOS：Vertical CMOS（垂直结构 CMOS 提高密度及避免Lutch-Up效应）2024/6/2362、在MOS 工艺下2023/8/1063、GaAs集成电路集成电路wGaAs这类-族化合物半导体中载流子的迁移率比硅中载流子的迁移率高，通常比掺杂硅要高出6倍。wGaAs是一种化合物材料，很容易将硅离子注入到GaAs中形成MESFET（Metal Semi-conduction Field Effect Transistor）的源区与漏区，且由注入深度决定MESFET的类型。注入深度在5001000 时是增强型，而10002000 时是耗尽型。w 从工艺上讲GaAs的大规模集成也比较容易实现。目前GaAs工艺存在的问题是它的工艺一致性差，使其制造成品率远远低于硅集成电路。2024/6/2373、GaAs集成电路2023/8/107集成电路制造所应用到的材料分类集成电路制造所应用到的材料分类分 类材 料 电导率（Scm-1）导体铝、金、钨、铜等金属，镍铬等合金 105 半导体硅、锗、砷化镓、磷化铟、碳化镓等 1022 10 14 绝缘体SiO2(二氧化硅)、SiON(氮氧化硅)、Si3N4(氮化硅)等 10 9102 2024/6/238集成电路制造所应用到的材料分类 2023/8/108铝、金、钨、铜等金属和镍铬等合金铝、金、钨、铜等金属和镍铬等合金在集成电路工艺中的功能在集成电路工艺中的功能（1）构成低值电阻；（2）构成电容元件的极板；（3）构成电感元件的绕线；（4）构成传输线（微带线和共面波导）的导体结 构；（5）与轻掺杂半导体构成肖特基结接触；（6）与重掺杂半导体构成半导体器件的电极的欧姆 接触；（7）构成元器件之间的互连；（8）构成与外界焊接用的焊盘。2024/6/239铝、金、钨、铜等金属和镍铬等合金在集成电路工艺中的功能（1绝缘体绝缘体SiOSiO2 2、SiONSiON、SiSi3 3N N4 4等硅的氧化物和等硅的氧化物和氮化物在集成电路工艺中的功能氮化物在集成电路工艺中的功能（1）构成电容的介质；（2）构成MOS（金属-氧化物-半导体）器件 的栅绝缘层；（3）构成元件和互连线之间的横向隔离；（4）构成工艺层面之间的垂直向隔离；（5）构成防止表面机械损伤和化学污染的钝 化层。2024/6/2310绝缘体SiO2、SiON、Si3N4等硅的氧化物和氮化物在集 第二节第二节 MOS晶体管的工作原理晶体管的工作原理 MOSFET（Metal Oxide Semi-conduction Field Effect Transistor），是构成VLSI的基本元件。简单介绍MOS晶体管的工作原理。一、半导体基础知识半导体基础知识w制作集成电路的硅、锗等都是晶体晶体。w晶体中原子按一定的距离在空间有规律的排列。w硅、锗均是四价元素四价元素，原子的最外层轨道上具有四个价电子四个价电子。w价电子不局限于单个原子，可以转移到相邻的原子上去，这种价电子共有化运动共有化运动就形成了晶体中的共价键结构共价键结构。2024/6/2311 第二节 MOS晶体管的工作原理2023/8/1011本征半导体本征半导体w本征半导体本征半导体是一种完全纯净的、结构完整的半导体晶体。w在热力学温度零度和没有外界能量激发时，由于价电子受到共价键共价键的束缚，晶体中不存在自由运动的电子，半导体是不导电的。w当温度升高或受到光照等外界因素的影响时，某些共价键中的价电子价电子获得了足够的能量，跃迁到导带，成为自由电子自由电子。同时，在共价键中留下相同数量的空穴空穴。w空穴是半导体中特有的一种粒子（带正电），与电子的电荷量相同。w半导体中存在两种载流子两种载流子：带q电荷的空穴和带q电荷的自由电子。2024/6/2312本征半导体本征半导体是一种完全纯净的、结构完整的半导体晶体。杂质半导体杂质半导体w在本征半导体中掺入微量的杂质原子将会得到 杂质半导体杂质半导体w杂质半导体的导电性能相对于本征半导体发生显著改变，由此制造出人们所期望的各种性能的 半导体器件半导体器件w根据掺入杂质性质的不同，杂质半导体可以分为 P型半导体型半导体 N型半导体型半导体2024/6/2313杂质半导体在本征半导体中掺入微量的杂质原子将会得到2023/P型半导体型半导体w本征半导体硅中掺入少量的3价元素价元素，如硼、铝或铟等，就可以构成P型半导体型半导体。w3价杂质的原子很容易接受价电子，所以称它为“受主杂质受主杂质”。w在P型半导体中，空穴为多数载流子空穴为多数载流子，电电子为少数载流子子为少数载流子。2024/6/2314P型半导体本征半导体硅中掺入少量的3价元素，如硼、铝或铟等，N型半导体型半导体w本征半导体硅中掺入少量的5价元素价元素，如磷、砷和锑等，就可以构成N型半导体型半导体。w5价杂质的原子很容易释放出价电子，所以称它为“施主杂质施主杂质”。w在N型半导体中，电子为多数载流子电子为多数载流子，空空穴为少数载流子穴为少数载流子。2024/6/2315N型半导体本征半导体硅中掺入少量的5价元素，如磷、砷和锑等，半导体的特性（半导体的特性（1 1）（1）掺杂特性掺杂特性 掺杂可明显改变半导体的电导率。如室温30时，在纯净锗中掺入亿分之一的杂质，电导率会增加几百倍。掺杂可控制半导体的电导率，制造出各种不同的半导体器件。（2）热敏特性热敏特性 半导体受热时，其导电能力发生显著的变化。利用这种效应可制成热敏器件热敏器件。另一方面热敏效应会使半导体的热稳定性下降，所以由半导体构成的电路中常采用温度补偿等措施。（3）光敏特性光敏特性 光照也可改变半导体的电导率，通常称之为半导体的光电效应光电效应。利用光电效应可以制成光敏电阻、光电光敏电阻、光电晶体管、光电耦合器晶体管、光电耦合器 等。2024/6/2316半导体的特性（1）（1）掺杂特性2023/8/1016半导体的特性（半导体的特性（2 2）（4）利用金属与掺杂的半导体材料接触，可以形成肖特肖特 基二极管和基二极管和MESFETMESFET（金属（金属-半导体场效应晶体管）半导体场效应晶体管）与与HEMTHEMT（高电子迁移率晶体管）（高电子迁移率晶体管）等器件。（5）对不同区域的半导体材料进行不同类型和浓度掺 杂，可以形成PNPN结二极管、结二极管、PINPIN型二极管型二极管（这里I表 示本征半导体）和PNPPNP、NPNNPN等各类结型晶体管结型晶体管。（6）利用金属金属-氧化物氧化物-半导体结构半导体结构，可以形成PMOSPMOS、NMOS NMOS和和CMOSCMOS场效应晶体管场效应晶体管。2024/6/2317半导体的特性（2）（4）利用金属与掺杂的半导体材料接触，可以PNPN结的形成结的形成w在完整的晶体上，利用掺杂方法使晶体内部形成相邻的P P型半导体型半导体 区和 N N型半导体型半导体 区，在这两个区的交界面处就形成了下图所示的 PNPN结结 2024/6/2318PN结的形成在完整的晶体上，利用掺杂方法使晶体内部形成相邻的平衡状态下的平衡状态下的PNPN结结wP P区中的空穴向区中的空穴向N N区扩散区扩散，在P区中留下带负电荷的受主带负电荷的受主杂质离子杂质离子；而N区中的电子向P区扩散，在N区中留下带正电荷的施主杂质离子带正电荷的施主杂质离子。由P区扩散到N区的空穴与N区的自由电子复合。同样，由N区扩散到P区的自自由由电电子子与与P P区区内的空穴复合内的空穴复合。于是在紧靠接触面两边形成了数值相等、符号相反的一层很薄的空空间间电电荷荷区区，称为耗耗尽尽层层，这就是PNPN结结。2024/6/2319平衡状态下的PN结P区中的空穴向N区扩散，在P区中留下带负电漂移运动和扩散运动（漂移运动和扩散运动（1 1）w在耗尽区中正负离子形成了一个内建电内建电场场，方向从带正电的N区指向带负电的P区。这个电场阻止扩散运动继续进行，另方面将产生漂移运动漂移运动，即进入空间电荷区的空穴在内建电场作用下向P区漂移，自由电子向N区漂移。2024/6/2320漂移运动和扩散运动（1）在耗尽区中正负离子形成了一个内建电场漂移运动和扩散运动（漂移运动和扩散运动（2 2）w漂移运动和扩散运动方向相反漂移运动和扩散运动方向相反。在开始扩散时，内建电场较小，阻止扩散的作用较小，扩散运动大于漂移运动。随着扩散运动的继续进行，内建电场不断增加，漂移运动不断增强，扩散运动不断减弱，最后扩散运动和漂移运动达到动态平衡动态平衡，空间电荷区空间电荷区的宽度相对稳定下来，不再扩大，一般只有零点几微米至几零点几微米至几微米微米。w动态平衡时，扩散电流和漂移电流大小相扩散电流和漂移电流大小相等、方向相反，流过等、方向相反，流过PNPN结的总电流为零。结的总电流为零。2024/6/2321漂移运动和扩散运动（2）漂移运动和扩散运动方向相反。在开始扩欧姆型接触欧姆型接触w半导体元器件引出电极与半导体材料的接触也是一种金属金属-半导体结半导体结w我们希望这些结具有双向低欧姆电阻值的导电双向低欧姆电阻值的导电特性特性，也就是说，这些结应当是欧姆型接触欧姆型接触 w欧姆接触通过对接触区半导体的重掺杂重掺杂来实现。理论根据是：通过对半导体材料重掺杂，使集中于半导体一侧的结（金属中有更大量的自由电子）变得如此之薄，以至于载流子可以容易地利用量子隧穿效应量子隧穿效应相对自由地传输。2024/6/2322欧姆型接触半导体元器件引出电极与半导体材料的接触也是一种金属二、半导体的表面场效应二、半导体的表面场效应 1、P型半导体2024/6/2323二、半导体的表面场效应2023/8/1023 2、表面电荷减少2024/6/2324 2、表面电荷减少2023/8/10243、形成耗尽层2024/6/23253、形成耗尽层2023/8/10254、形成反型层2024/6/23264、形成反型层2023/8/1026三、三、PN结的单向导电性结的单向导电性 自建电场和空间电荷 2024/6/2327三、PN结的单向导电性2023/8/1027PN结的单向导电性2024/6/2328PN结的单向导电性2023/8/1028PN结型二极管的伏安特性结型二极管的伏安特性2024/6/2329PN结型二极管的伏安特性2023/8/1029结型半导体二极管方程结型半导体二极管方程wID 二极管的电流wIS 二极管的反向饱和电流,wQ 电子电荷,wVD 二极管外加电压,方向定义为P电极为正,N电极为负。wK 波尔兹曼常数，wT 绝对温度。2024/6/2330结型半导体二极管方程ID 二极管的电流2023/8/103PN结结与与二极管、双极型、二极管、双极型、MOS三三极管的关系极管的关系wPNPN结结是半导体器件的基本结构基本结构wPN结存在于几乎所有种类的二极管、双二极管、双极型三极管极型三极管和 MOSMOS器件器件之中。2024/6/2331PN结与二极管、双极型、MOS三极管的关系PN结是半导体器件五、五、MOS晶体管的基本结构晶体管的基本结构wMOSMOS（金属（金属-氧化物氧化物-半导体）场效应晶体管半导体）场效应晶体管，简称为MOSMOS管管，其核心结构是由导体、绝缘体与构成管子衬底的掺杂半导体这三层材料三层材料叠在一起形成的三明治结构三明治结构 w这一结构的基本作用基本作用是：在半导体的表面感应出与原掺杂类型相反的载流子，形成一条导电沟道。w根据形成导电沟道的载流子的类型，MOS管被分为NMOS和和PMOS。2024/6/2332五、MOS晶体管的基本结构MOS（金属-氧化物-半导体）场效NMOS晶体管基本结构与电路符号晶体管基本结构与电路符号2024/6/2333NMOS晶体管基本结构与电路符号2023/8/1033PMOS晶体管基本结构与电路符号晶体管基本结构与电路符号2024/6/2334PMOS晶体管基本结构与电路符号2023/8/1034增强型和耗尽型增强型和耗尽型MOS器件器件w根据阈值电压不同，常把阈值电压不同，常把MOSMOS器件分成增强型和耗尽型器件分成增强型和耗尽型两种器件。两种器件。w对于N沟MOS器件而言，将阈值电压阈值电压V VT T0 0 的器件称为增强型器件，阈值电压阈值电压V VT T0 0 的器件，称为耗尽型器耗尽型器件件。wPMOS器件和NMOS器件在结构上是一样的，只是源漏衬底的材料类型和材料类型和NMOSNMOS相反相反，工作电压的极性也正好工作电压的极性也正好相反。相反。w在在CMOSCMOS电路里，全部采用增强型的电路里，全部采用增强型的NMOSNMOS和和PMOSPMOS。2024/6/2335增强型和耗尽型MOS器件根据阈值电压不同，常把MOS器件分成六、六、MOS管的工作原理管的工作原理2024/6/2336六、MOS管的工作原理2023/8/1036Vgs0时，Ids由S流向D，Ids随Vds变化基本呈线性关系。（3）当VdsVgs-Vtn时，沟道上的电压降（Vgs-Vtn）基本保持不变，由于沟道电阻Rc正比于沟道长度L，而Leff=L-L变化不大，Rc基本不变。所以，Ids=(Vgs-Vtn)/Rc不变，即电流Ids基本保持不变，出现饱和现象。（4）当Vds增大到一定极限时，由于电压过高，晶体管被雪崩击穿，电流急剧增加。2024/6/2337VgsVtn，且Vgs保持不变，则：沟道中产生感应电荷，根据电流的定义有：其中：2024/6/2339一、NMOS管的IV特性2023/8/1039V=n*Eds n为电子迁移率（cm/v*sec）Eds=Vds/L 沟道水平方向场强 代入：V=（n*Vds）/L 代入：有了，关键是求Qc，需要分区讨论：2024/6/2340V=n*Eds n为电子迁移率（cm/v*s（1）线性区：Vgs-VtnVds设：Vds沿沟道区线性分布则：沟道平均电压等于Vds/2由电磁场理论可知：Qc=CoCox EgWL其中：tox 为栅氧厚度 Co为真空介电常数 Cox为二氧化硅的介电常数 W 为栅的宽度 L 为栅的长度2024/6/2341（1）线性区：Vgs-VtnVds2023/8/1041令：Cox=(CoCox)/tox 单位面积栅电容 K=Cox n 工艺因子 n=K(W/L)导电因子则：Ids=n(Vgs-Vtn)-Vds/2Vds 线性区的电压-电流方程w当工艺一定时，K一定，n与（W/L）有关。电子的平均传输时间L。2024/6/23422023/8/1042（2）饱和区：Vgs-VtnVdswVgs-Vtn不变，Vds增加的电压主要降在L上，由于LL，电子移动速度主要由反型区的漂移运动决定。所以，将以Vgs-Vtn取代线性区电流公式中的Vds得到饱和区的电流电压表达式：2024/6/2343（2）饱和区：Vgs-Vtn0 增强型 Vtn0 耗尽型 PMOS管：Vtp0 耗尽型w按负载元件：电阻负载、增强负载、耗尽负载和互补负载。w按负载元件和驱动元件之间的关系：有比反相器和无比反相器。2024/6/2352 第五节 反相器直流特性2023/8/（1）N沟增强：2024/6/2353（1）N沟增强：2023/8/1053(b)N沟耗尽：2024/6/2354(b)N沟耗尽：2023/8/1054（C）P沟增强:2024/6/2355（C）P沟增强:2023/8/1055（d）P沟耗尽:2024/6/2356（d）P沟耗尽:2023/8/1056一、电阻负载反相器（E/R）wVi为低时：驱动管截止，输出为高电平：Voh=VddwVi=Vdd时：输出为低电平：其中Ron为Me的导通电阻。为了使Vol足够低，要求Ron与Rl应有合适的比例。因次，E/R反相器为有比反相器。2024/6/2357一、电阻负载反相器（E/R）2023/8/1057二、增强型负载反相器（E/E）w饱和E/E反相器wVi为低电平时：wVi为高电平时:解之得：2024/6/2358二、增强型负载反相器（E/E）2023/8/1058令：则：wE/E非饱和负载反相器Vi为低电平时：Voh=VddVi为高电平时：2024/6/2359令：2023/8/1059因为：VolVdd,Vol2(Vgg-Vtl)-Vdd所以：一般情况下，ke=kl 所以：2024/6/2360因为：VolVdd,Vol2(Vgg-Vtl)-V三、耗尽负载反相器（E/D）w栅漏短接的E/D反相器：工作情况与E/E非饱和负载反相器特性相同，这里不再介绍了。2024/6/2361三、耗尽负载反相器（E/D）2023/8/1061栅源短接的E/D反相器Vi为低电平时：Te截止，Idsl=Idse=0,Voh=VddVi为低电平时：因为：V0为低，Te非饱和，Tl饱和，所以：2024/6/2362栅源短接的E/D反相器2023/8/1062E/D反相器也是有比反相器2024/6/2363E/D反相器也是有比反相器2023/8/1063四、CMOS反相器wVi为低电平时：Tm截止，Tp导通，Voh=VddwVi2为高电平时：Tn导通，Tp截止，Vol=02024/6/2364四、CMOS反相器2023/8/1064电流方程如下：设 Vtn=-Vtp2024/6/2365电流方程如下：设 Vtn=-Vtp2023/8/10650ViVtn时：n截止 p线性 （Vivtnv0+Vtp）p管无损地将Vdd传送到输出端：V0=Vdd，如图ab段。VtnViV0+Vtp时：n饱和 p线性 由In=-Ip得：如图bc段2024/6/23660ViVtn时：2023/8/1066V0+VtpViV0+Vtn时：n饱和 p饱和 由In=-Ip得：V0与Vi无关，称为CMOS反相器的域电压，如图cd段。V0+VtnViVdd+Vtp时：n线性 p饱和 由In=-Ip得：如图de段。2024/6/2367V0+VtpViV0+Vtn时：2023/8/1067Vdd+VtpViVdd时：n线性 p截止V0=0 如图ef段。2024/6/2368Vdd+VtpViVdd时：2023/8/1068CMOS反相器有以下优点：（1）传输特性理想，过渡区比较陡（2）逻辑摆幅大：Voh=Vdd,Vol=0（3）一般Vth位于电源Vdd的中点，即Vth=Vdd/2，因此噪声容限很大。（4）只要在状态转换为be段时两管才同时导通，才有电流通过，因此功耗很小。（5）CMOS反相器是利用p、n管交替通、断来获取输出高、低电压的，而不象单管那样为保证Vol足够低而确定p、n管的尺寸，因此CMOS反相器是Ratio-Less电路。2024/6/2369CMOS反相器有以下优点：2023/8/1069CMOS反相器的域值电压Vth，为了有良好的噪声容限，应要求Vth=Vdd/2，如果假设：n=p，Vth=|Vtp|，则有：Vth=Vdd/2。所以为了满足n=p，就要求：为了提高电路的工作速度，一般取Lp=Ln=Lmin 则：Wp/Wn=n/pn/p，即p管要比n管栅宽p/n倍。2024/6/2370CMOS反相器的域值电压Vth，为了有良好的噪声容限，应要求各种反相器小结：希望反相器的过渡区越陡越好，CMOS反相器最接近于理想反相器。2024/6/2371各种反相器小结：希望反相器的过渡区越陡越好，CMOS反相器最第二节第二节 各种逻辑门的实现各种逻辑门的实现一、与非门：一、与非门：2024/6/2372第二节 各种逻辑门的实现一、与非门：2023/8/1072与非门电路的驱动能力与非门电路的驱动能力 在一个组合逻辑电路中，为了使各种组合门电路之间能在一个组合逻辑电路中，为了使各种组合门电路之间能够很好地匹配，各个逻辑门的驱动能力都要与标准反相够很好地匹配，各个逻辑门的驱动能力都要与标准反相器相当。即在最坏工作条件下，各个逻辑门的驱动能力器相当。即在最坏工作条件下，各个逻辑门的驱动能力要与标准反相器的特性相同。要与标准反相器的特性相同。设：标准反相器的导电因子为设：标准反相器的导电因子为n=pn=p，逻逻 辑辑 门门：n1=n2=n n1=n2=n p1=p2=pp1=p2=p2024/6/2373与非门电路的驱动能力2023/8/1073（1）a a，b=1b=1，1 1时，下拉管的等效导电因子：时，下拉管的等效导电因子：effn=n/2effn=n/2（2 2）a a，b=0b=0，0 0时，上拉管的等效导电因子：时，上拉管的等效导电因子：effp=2peffp=2p（3）a a，b=1b=1，0 0或或0 0，1 1时，上拉管的等效导电因子：时，上拉管的等效导电因子：effp=peffp=p综合以上情况，在最坏的工作情况下，即：（综合以上情况，在最坏的工作情况下，即：（1 1）、（）、（3 3），应使：），应使：effp=p=peffp=p=p effn=n/2=n effn=n/2=n 即要求即要求p p管的沟道宽度比管的沟道宽度比n n管大管大1.251.25倍以上。倍以上。2024/6/2374（1）a，b=1，1时，下拉管的等效导电因子：effn=二、或非门：二、或非门：2024/6/2375二、或非门：2023/8/1075(1)(1)当当a a，b=0b=0，0 0 时，上拉管的等效导电因子：时，上拉管的等效导电因子：effp=p/2effp=p/2(2)(2)当当a a，b=1b=1，1 1时，下拉管的等效导电因子：时，下拉管的等效导电因子：effn=2neffn=2n(3)(3)当当 a a，b=1b=1，0 0或或 0 0，1 1时时，下下 拉拉 管管 的的 等等 效效 导导 电电 因因 子子：effn=neffn=n综合以上情况，在最坏的工作情况下，即：（综合以上情况，在最坏的工作情况下，即：（1 1）、（）、（3 3），应使：），应使：effp=p/2=peffp=p/2=p effn=n=n effn=n=n 即：即：p=2np=2n 所以所以 Wp/Wn=2n/pWp/Wn=2n/p 2 2 2.5=52.5=5 即要求即要求p p管的宽度要比管的宽度要比n n管宽度大管宽度大5 5倍才行。倍才行。2024/6/2376(1)当a，b=0，0 时，上拉管的等效导电因子：effp三、三、CMOSCMOS与或非门与或非门:2024/6/2377三、CMOS与或非门:2023/8/1077(1)a,b,c,d=0,0,0,0(1)a,b,c,d=0,0,0,0 时：时：effp=peffp=p(2)a,b,c,d=1,1,1,1(2)a,b,c,d=1,1,1,1时：时：effn=neffn=n(3)a,b,c,d(3)a,b,c,d有一个为有一个为1 1时：时：effp=2p/3effp=2p/3(4)a,b,c,d=1,1,0,0(4)a,b,c,d=1,1,0,0 或或 a,b,c,d=0,0,1,1a,b,c,d=0,0,1,1时：时：effn=n/2effn=n/2(5)a,b,c,d=0,1,0,1(5)a,b,c,d=0,1,0,1或或 1,0,1,01,0,1,0或或 0,1,1,00,1,1,0或或 1,0,0,11,0,0,1时：时：effp=p/2effp=p/2综合以上情况，在最坏的工作情况下，即：（综合以上情况，在最坏的工作情况下，即：（4 4）、（）、（5 5），应使：），应使：effp=p/2=peffp=p/2=p effn=n/2=n effn=n/2=n 则：则：Wp/Wn=n/p2.5Wp/Wn=n/p2.52024/6/2378(1)a,b,c,d=0,0,0,0 时：effp=p四、四、CMOS传输门传输门（1）单管传输门）单管传输门 一一个个MOS管管可可以以作作为为一一个个开开关关使使用用，电电路路中中Cl是是其其负负载载电容。电容。w当当Vg=0时，时，T截止，相当于开关断开。截止，相当于开关断开。w当当Vg=1时，时，T导通，相当于开关合上。导通，相当于开关合上。2024/6/2379四、CMOS传输门2023/8/1079wViVg-Vt时：输入端处于开启状态，设初始时时：输入端处于开启状态，设初始时Vo=0，则，则Vi刚加上时，输出端也处于开启状态，刚加上时，输出端也处于开启状态，MOS管导通，沟道电流对负载电容管导通，沟道电流对负载电容Cl充电，至充电，至Vo=Vi。wViVg-Vt时时：输输入入沟沟道道被被夹夹断断，设设初初使使VoVg-Vt，则则Vi刚刚加加上上时时，输输出出端端导导通通，沟沟道道电电流流对对Cl充充电电，随随着着Vo的的上上升升，沟沟道道电电流流逐逐渐渐减减小小，当当Vo=Vg-Vt时时，输输出出端端也也夹夹断断，MOS管管截截止止，Vo保持保持Vg-Vt不变。不变。综上所述：综上所述：wVgVg-Vt时，时，MOS管无损地传输信号管无损地传输信号wViVg-Vt时时，Vo=Vg-Vt信信号号传传输输有有损损失失，为为不不使使Vo有损失需增大有损失需增大Vg。2024/6/2380ViVg-Vt时：输入端处于开启状态，设初始时Vo=0，则（2）CMOS传输门传输门2024/6/2381（2）CMOS传输门2023/8/1081 为了解决为了解决NMOS管在传输时的信号损失，通常采用管在传输时的信号损失，通常采用CMOS传输门作为开关使用。它是由一个传输门作为开关使用。它是由一个N管和一个管和一个P管构成。工作时，管构成。工作时，NMOS管的衬底接地，管的衬底接地，PMOS管的管的衬底接电源，且衬底接电源，且NMOS管栅压管栅压Vgn与与PMOS管的栅压管的栅压Vgp极性相反。极性相反。Vgp=1，Vgn=0时：双管截止，相当于开关断开；时：双管截止，相当于开关断开；Vgp=0，vgn=1时：双管有下列三种工作状态：时：双管有下列三种工作状态：ViVgn+Vtn N管导通，管导通，Vi Vgp+|Vtp|P管截止管截止 Vi通过通过n管对管对Cl充电至：充电至：Vo=ViViVgp+|Vtp|P管导通管导通 Vi通过双管对通过双管对Cl充电至：充电至：Vo=ViVi Vgn+Vtn N管截止，管截止，Vi Vgp+|Vtp|P管导通管导通 Vi通过通过P管对管对Cl充电至：充电至：Vo=Viw通通过过上上述述分分析析，CMOS传传输输门门是是较较理理想想的的开开关关，它它可可将信号无损地传输到输出端。将信号无损地传输到输出端。2024/6/2382 为了解决NMOS管在传输时的信号损失，通五、异或门与同或门五、异或门与同或门（1）异或门：）异或门：2024/6/2383五、异或门与同或门2023/8/1083简化的电路：简化的电路：T1，T2组成一个标准反相器，组成一个标准反相器，T3，T4组组成成CMOS传输门，传输门，T5，T6是一个特殊的是一个特殊的CMOS反相器。反相器。2024/6/2384简化的电路：2023/8/1084（1）当）当B=1时，传输门断开，特殊反相器工作：时，传输门断开，特殊反相器工作：（2）当）当B=0时，特殊反相器不工作，传输门把时，特殊反相器不工作，传输门把A 送到送到X：X=AA B X 所以所以：1 1 0 0 1 1 1 0 1 0 0 02024/6/2385（1）当B=1时，传输门断开，特殊反相器工作：2023/8/（2）同或门：）同或门：2024/6/2386（2）同或门：2023/8/1086 T6、T7总是导通的：总是导通的：A B X 0 0 1 1 0 0 0 1 0 1 1 1wA,B=0,0时时：T1,T2,T3,T4关关，T5通通，Vdd通通过过T7充电，充电，X=1；wA,B=1,0时时：T1,T3关关，T2,T5通通，T5通通，T7，T5，T4形成通路，形成通路，X=0；wA,B=0,1时时：T1,T3通通，T2,T4关关，T5通通，T7，T5，T3形成通路，形成通路，X=0；wA,B=1,1时时：T1,T2,T3,T4通通，T5关关，Vdd通通过过T7充电，充电，X=1。2024/6/2387 T6、T7总是导通的：A B X20