数字电子技术第6章课件

第六章第六章 时序逻辑电路时序逻辑电路6.1 概述概述6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法6.3 若干常用的时序逻辑电路若干常用的时序逻辑电路6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法第六章 时序逻辑电路 教学内容6.1 概述1一一.重点掌握的内容：重点掌握的内容：（1）时序逻辑电路的概念及电路结构特点；（2）同步时序电路的一般分析方法；（3）同步计数器的一般分析方法；（4）会用置零法和置数法构成任意进制计数器。二二.一般掌握的内容：一般掌握的内容：（1）同步、异步的概念，电路初态、次态、有效状态、无效状态、有效循环、无效循环、自启动的概念，寄存的概念；（2）同步时序逻辑电路设计方法。教学要求 一.重点掌握的内容：（1）时序逻辑电路的概念26.1 概述概述 一、组合电路与时序电路的区别一、组合电路与时序电路的区别1.组合电路：组合电路：电路的输出只与电路的输入有关，电路的输出只与电路的输入有关，与电路的与电路的前一时刻前一时刻的状态无关。的状态无关。2.时序电路：时序电路：电路在某一时刻的输出电路在某一时刻的输出取决于该时刻电路的输入取决于该时刻电路的输入还取决于还取决于前一时刻电路的状态前一时刻电路的状态由触发器保存由触发器保存时序电路：时序电路：组合电路组合电路+触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关6.1 概述 一、组合电路与时序电路的区别1.组合3 时序电路在任何时刻的稳定输出，时序电路在任何时刻的稳定输出，不仅不仅与与该时刻的输入信号有关，而且该时刻的输入信号有关，而且还与电路原来的还与电路原来的状态状态有关。有关。构成构成时序逻辑电路时序逻辑电路的基本单元是的基本单元是触发器触发器。时序电路在任何时刻的稳定输出，不仅与构成时序4时序电路在电路结构上的两个特点：时序电路在电路结构上的两个特点：（1）时序电路通常包含组合电路和存储电路两部）时序电路通常包含组合电路和存储电路两部分，而存储电路是必不可少的。分，而存储电路是必不可少的。（2）存储电路的输出状态必须反馈到组合电路的）存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电输入端，与输入信号一起，共同决定组合逻辑电路的输出。路的输出。时序电路在电路结构上的两个特点：（1）时序电路通常包含组合电5Y=FX，Q 输出方程输出方程Z=GX，Q 驱动方程（激励方程）驱动方程（激励方程）Q*=HZ，Q 状态方程状态方程Y=FX，Q 输出方程Z=GX，Q 6 二、时序逻辑电路的分类：二、时序逻辑电路的分类：按按动动作作特特点点可可分分为为同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路所有触发器状态的变化都是在所有触发器状态的变化都是在同一时钟信号同一时钟信号操作下操作下同时同时发生。发生。触发器状态的变化触发器状态的变化不是同时不是同时发生。发生。二、时序逻辑电路的分类：按动作特点可分为同步时序逻辑电路异7按按输输出出特特点点可可分分为为米利型时序逻辑电路米利型时序逻辑电路穆尔型时序逻辑电路穆尔型时序逻辑电路输出不仅取决于存储电路的状态，而且还输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。决定于电路当前的输入。输出仅决定于存储电路的状态，与电路当输出仅决定于存储电路的状态，与电路当前的输入无关。前的输入无关。按输出特点可分为米利型时序逻辑电路穆尔型时序逻辑电路输出不仅8 分析一个时序电路，就是要找出给定时序电路分析一个时序电路，就是要找出给定时序电路的逻辑功能。具体地说：就是要求找出电路的状态的逻辑功能。具体地说：就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化和输出的状态在输入变量和时钟信号作用下的变化规律。规律。6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法6.2.1 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法 分析一个时序电路，就是要找出给定时序电路的逻9分析同步时序电路的一般步骤如下：分析同步时序电路的一般步骤如下：（1）从给定的逻辑图中写出每个触发器的）从给定的逻辑图中写出每个触发器的驱驱动方程动方程（亦即存储电路中每个触发器输入信号的（亦即存储电路中每个触发器输入信号的逻辑函数式）。逻辑函数式）。（2）将得到的这些驱动方程代入相应触发器）将得到的这些驱动方程代入相应触发器的特性方程，得出每个触发器的状态方程，从而的特性方程，得出每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的得到由这些状态方程组成的整个时序电路的状态状态方程组方程组。（3）根据逻辑图写出电路的）根据逻辑图写出电路的输出方程输出方程。特性方程：特性方程：描述触发器逻辑功能的逻辑表达式。描述触发器逻辑功能的逻辑表达式。时钟方程：时钟方程：控制时钟控制时钟CLK的逻辑表达式。的逻辑表达式。分析同步时序电路的一般步骤如下：（1）从给定的逻10例例6.2.1解解:写驱动方程写驱动方程驱动方程同步时序电路，时钟方程省去。同步时序电路，时钟方程省去。例6.2.1解:写驱动方程驱动方程同步时序电路，时钟方程省11输出方程求状态方程求状态方程将驱动方程代入JK触发器的特性方程 中得电路的状态方程：写输出方程写输出方程输出方程求状态方程将驱动方程代入JK触发器的特性方程写输126.2.2 时序逻辑电路的状态转换表、状态转换图、时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图状态机流程图和时序图一、状态转换表一、状态转换表 反映时序电路的输出、次态与输入、初态间取值关系的表格。若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值；以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。如此继续下去，将全部的计算结果列成真值表的形式，就得到了状态转换表。6.2.2 时序逻辑电路的状态转换表、状态转换图、状态机流13计算、列状态转换表计算、列状态转换表计算、列状态转换表140 0 0 0 0 1 00 0 1 0 1 0 00 1 0 0 1 1 00 1 1 1 0 0 01 0 0 1 0 1 01 0 1 1 1 0 01 1 0 0 0 0 11 1 1 0 0 0 10 0 0 0 01 0 0 1 02 0 1 0 03 0 1 1 04 1 0 0 05 1 0 1 06 1 1 0 17 0 0 0 00 1 1 1 11 0 0 0 000000100010100010011001110001015几个概念几个概念有效状态：有效状态：在时序电路中，凡是被利用了的状态。有效循环：有效循环：有效状态构成的循环。无效状态：无效状态：在时序电路中，凡是没有被利用的状态。无效循环：无效循环：无效状态若形成循环，则称为无效循环。自启动：自启动：在时钟CLK作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动。例题为一个同步七进制加法计数器，能自启动。例题为一个同步七进制加法计数器，能自启动。几个概念有效状态：在时序电路中，凡是被利用了的状态。无效状态16二、状态转换图二、状态转换图 反映时序电路反映时序电路状态转换规律，及状态转换规律，及相应输入、输出取相应输入、输出取值关系的图形。值关系的图形。箭尾：初态箭头：次态标注：输入输出 在状态转换图中以圆圈表示电路的各个状态，以在状态转换图中以圆圈表示电路的各个状态，以箭头表示状态转换的方向。同时，还在箭头旁注明了箭头表示状态转换的方向。同时，还在箭头旁注明了状态转换前的输入变量取值和输出值，通常将输入变状态转换前的输入变量取值和输出值，通常将输入变量取值写在斜线以上，将输出值写在斜线以下。量取值写在斜线以上，将输出值写在斜线以下。电路状态二、状态转换图 反映时序电路状态转换规律，及相17画状态转换图画状态转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y画状态转换图00000101001110010111011118例例6.2.3解解:写方程式写方程式驱动方程例6.2.3解:写方程式驱动方程19代入D触发器的特性方程，得到电路的状态方程输出方程输出方程求状态方程求状态方程代入D触发器的特性方程，得到电路的状态方程输出方程求状态方20输入 现 态 次 态输出AY0 001 010 110 00001 01 1110 11 11 0011 11 000 0111 000 100 010 0计算、计算、列状态转列状态转换表换表输入 现 态 次 态输出AY0 021输入 现 态 次 态输出AY0 001 010 110 00001 01 1111 10 11 0011 11 000 0111 000 110 000 0画状态转换图画状态转换图电路状态电路状态转换方向转换方向00011011转换条件转换条件0/0A/YQ2Q10/10/00/01/01/01/11/0输入 现 态 次 态输出AY0 00122说明电路功能说明电路功能A=0时是二位二进制加法计数器；时是二位二进制加法计数器；A=1时是二位二进制减法计数器。时是二位二进制减法计数器。注意：注意：加法计数器和减法计数器的含义。加法计数器和减法计数器的含义。说明电路功能A=0时是二位二进制加法计数器；注意：加法计数23四、时序图四、时序图 时序图又叫时序图又叫工作波形图工作波形图，它用波形的形式形，它用波形的形式形象地表达了输入信号、输出信号、电路的状态等象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。的取值在时间上的对应关系。以上方法从不同侧面突出了时序电路逻以上方法从不同侧面突出了时序电路逻辑功能的特点，它们在本质上是相同的，可以辑功能的特点，它们在本质上是相同的，可以互相转换。互相转换。四、时序图 时序图又叫工作波形图，它用波形的24图6.2.1电路的时序图000001001011001011011000图6.2.1电路的时序图00000100101100101125011110011001图6.2.3电路的时序图011110011001图6.2.3电路的时序图26电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表状态表时序图时序图15时序电路的分析步骤：时序电路的分析步骤：42将驱动方将驱动方程代入特程代入特性方程性方程判断电路逻判断电路逻辑功能，辑功能，检检查自启动查自启动3计算计算电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表时序27本节小结：本节小结：时时序序电电路路的的特特点点是是：在在任任何何时时刻刻的的输输出出不不仅仅和和输输入入有有关关，而而且且还还决决定定于于电电路路原原来来的的状状态态。为为了了记记忆忆电电路路的的状状态态，时时序序电电路路必必须须包包含含有有存存储储电电路路。存存储储电电路路通常以触发器为基本单元电路构成。通常以触发器为基本单元电路构成。时时序序电电路路可可分分为为同同步步时时序序电电路路和和异异步步时时序序电电路路两两类类。它它们们的的主主要要区区别别是是，前前者者的的所所有有触触发发器器受受同同一一时时钟钟脉脉冲冲控控制制，而而后后者者的的各各触触发发器器则则受受不不同同的的脉脉冲冲源源控控制。制。时时序序电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、状状态态方方程程、状状态态表表、卡卡诺诺图图、状状态态图图和和时时序序图图等等6 6种种方方法法来来描描述述，它们在本质上是相通的，可以互相转换。它们在本质上是相通的，可以互相转换。时序电路的分析，就是由逻辑图到状态图的转换；时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的设计，在画出状态图后，其余就是由状而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。态图到逻辑图的转换。本节小结：时序电路的特点是：在任何时刻的输出不仅和输286.3 若干常用的时序逻辑电路若干常用的时序逻辑电路一、寄存器一、寄存器 在数字电路中，用来存放二进制数据或代码在数字电路中，用来存放二进制数据或代码的电路称为的电路称为寄存器寄存器。寄寄存存器器是是由由具具有有存存储储功功能能的的触触发发器器组组合合起起来来构构成成的的。一一个个触触发发器器可可以以存存储储1 1位位二二进进制制代代码码，存存放放n位位二二进制代码的寄存器，需用进制代码的寄存器，需用n个个触发器来构成。触发器来构成。6.3.1 寄存器和移位寄存器寄存器和移位寄存器6.3 若干常用的时序逻辑电路一、寄存器 在数29同步触发器构成4位寄存器边沿触发器构成（1）清清零零。，异步清零。即有：（2）送送数数。时，CLK上升沿送数。即有：（3）保保持持。在 、CLK上升沿以外时间，寄存器内容将保持不变。同步触发器构成4位寄存器边沿触发器构成（1）清零。30二、移位寄存器二、移位寄存器 移位寄存器除了具有存储代码的功能以外，移位寄存器除了具有存储代码的功能以外，还具有移位功能。所谓移位功能，是指寄存器里还具有移位功能。所谓移位功能，是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右存储的代码能在移位脉冲的作用下依次左移或右移。因此，移位寄存器不但可以用来寄存代码，移。因此，移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行还可以用来实现数据的串行并行转换、数值的并行转换、数值的运算以及数据处理等。运算以及数据处理等。二、移位寄存器 移位寄存器除了具有存储代码的功能31单向移位寄存器单向移位寄存器001 0010011 110110101 经过经过4个个CLK信号以后，串行输入的信号以后，串行输入的4位代码全部移入寄位代码全部移入寄存器中，同时在存器中，同时在4个触发器输出端得到并行输出代码。个触发器输出端得到并行输出代码。首先将首先将4位数据并行置入移位寄存器的位数据并行置入移位寄存器的4个触发器中，经过个触发器中，经过4个个CP,4位代码将从串行输出端依次输出，实现数据的并行位代码将从串行输出端依次输出，实现数据的并行串行转换。串行转换。单向移位寄存器0010010011110110101 32数字电子技术第6章课件33单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点：（1 1）单单 向向 移移 位位 寄寄 存存 器器 中中 的的 数数 码码，在在 CLK脉脉 冲冲 操操 作下，可以依次右移或左移。作下，可以依次右移或左移。（2 2）n位位 单单 向向 移移 位位 寄寄 存存 器器 可可 以以 寄寄 存存 n位位 二二 进进 制制 代代 码码。n个个 CLK脉脉 冲冲 即即 可可 完完 成成 串串 行行 输输 入入 工工 作作，此此后后可可从从Q0Qn-1端端获获得得并并行行的的n位位二二进进制制数数码码，再用再用n个个CLK脉冲又可实现串行输出操作。脉冲又可实现串行输出操作。（3 3）若若 串串 行行 输输 入入 端端 状状 态态 为为 0 0，则则 n个个 CLK脉脉 冲冲 后后，寄存器便被清零。寄存器便被清零。单向移位寄存器具有以下主要特点：34器件实例：器件实例：74LS 194A，左左/右移，右移，并行输入，保持，异步置零并行输入，保持，异步置零等功能等功能双向移位寄存器双向移位寄存器器件实例：74LS 194A，左/右移，并行输入，保持，异步35RDS1S0工作状态0XX置零100保持101右移110左移111并行输入 RDS1S0工作状态0XX置零100保持101右移110左36(b)逻辑功能图逻辑功能图(b)逻辑功能图372片片74LS194A接成接成8位双向移位寄存器位双向移位寄存器2片74LS194A接成8位双向移位寄存器38Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194用双向移位寄存器用双向移位寄存器74LS194组成组成节日彩灯节日彩灯控制电路控制电路+5V+5VS1=0,S0=1右移控制右移控制+5V CLK1秒秒Q=0时时LED亮亮清清0按键按键1k 二极管二极管发光发光LEDQ0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194Q0 Q1 Q2 Q39本节小结：本节小结：寄存器是用来存放二进制数据或代寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。和代码先寄存起来，以便随时取用。本节小结：寄存器是用来存放二进制数据或代码的40本节小结：本节小结：寄寄存存器器分分为为基基本本寄寄存存器器和和移移位位寄寄存存器器两两大大类类。基基本本寄寄存存器器的的数数据据只只能能并并行行输输入入、并并行行输输出出。移移位位寄寄存存器器中中的的数数据据可可以以在在移移位位脉脉冲冲作作用用下下依依次次逐逐位位右右移移或或左左移移，数数据据可可以以并并行行输输入入、并并行行输输出出，串串行行输输入入、串串行行输输出出，并并行行输输入入、串串行行输输出出，串串行行输输入入、并行输出。并行输出。本节小结：寄存器分为基本寄存器和移位寄存器两41 寄存器的应用很广，特别是移位寄存器，寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构行数码转换成串行数码，还可以很方便地构成成移位寄存器型计数器移位寄存器型计数器和和顺序脉冲发生器顺序脉冲发生器等等电路。电路。本节小结：本节小结：寄存器的应用很广，特别是移位寄存器，不仅可将42 在数字电路中，能够记忆输入脉冲个数的电在数字电路中，能够记忆输入脉冲个数的电路称为计数器。路称为计数器。分类：分类：按计数器中触发器是否同时翻转按计数器中触发器是否同时翻转同步计数器同步计数器异步计数器异步计数器按计数器中的数字增减按计数器中的数字增减加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器按计数器容量按计数器容量二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器6.3.2 计数器计数器 在数字电路中，能够记忆输入脉冲个数的电路称为43计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数44一、同步计数器一、同步计数器1 1、同步二同步二进制计数器进制计数器一、同步计数器1、同步二进制计数器45n位二进制同步加法计数器的电路连接规律：位二进制同步加法计数器的电路连接规律：驱动方程驱动方程输出方程输出方程n位二进制同步加法计数器的电路连接规律：驱动方程输出方程46 若计数脉冲频率为若计数脉冲频率为f0，则，则Q0、Q1、Q2、Q3端输出脉冲的频端输出脉冲的频率依次为率依次为f0的的1/2、1/4、1/8、1/16。因此又称为分频器。因此又称为分频器。若计数脉冲频率为f0，则Q0、Q1、Q2、Q474位同步二进制加法计数器位同步二进制加法计数器74LS161预置数控预置数控制端制端数据输入端数据输入端异步复位端异步复位端工作状态工作状态控制端控制端进位进位输出输出(a)引脚排列图4位同步二进制加法计数器74LS161预置数控制端数据输入端48工作状态X0XXX置 0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数4位同步二进制计数器位同步二进制计数器74161功能表功能表74161具有具有异步置零异步置零和和同步式预置数同步式预置数功能。功能。工作状态X0XXX置 0（异步）10XX预置数（同步）X11494位同步二进制计数器位同步二进制计数器74163功能表功能表74163具有具有同步置零同步置零和和同步式预置数同步式预置数功能。功能。74LS16374LS163的引脚排列和的引脚排列和的引脚排列和的引脚排列和74LS16174LS161相同，不同之处是相同，不同之处是相同，不同之处是相同，不同之处是74LS16374LS163采用采用采用采用同步置零方式。同步置零方式。同步置零方式。同步置零方式。4位同步二进制计数器74163功能表74163具有同步置零和50驱动方程驱动方程输出方程输出方程n位二进制同步减法计数器的连接规律：位二进制同步减法计数器的连接规律：284页图页图6.3.15驱动方程输出方程n位二进制同步减法计数器的连接规律：284页51同步加减计数器同步加减计数器加/减计数器加加/减减计数结果加/减计数器计数结果两种解决方案同步加减计数器加/减加/减计数结果加/减计数结果两种解决方案52单时钟同步十六进制加单时钟同步十六进制加/减计数器减计数器74LS191预置数控预置数控制端制端使能端使能端加减控加减控制端制端串行时钟输出串行时钟输出单时钟同步十六进制加/减计数器74LS191预置数控制端使能53单时钟同步十六进制加单时钟同步十六进制加/减计数器减计数器74LS191的功能表的功能表74LS191具有具有异步式预置数异步式预置数功能。功能。单时钟同步十六进制加/减计数器74LS191的功能表74LS5411101110111000100010011101110111000100010055双时钟加双时钟加/减计数器减计数器74LS19374LS193具有具有异步置零异步置零和和异步式预置数异步式预置数功能。功能。双时钟加/减计数器74LS19374LS193具有异步置零和562 2、同步同步十进制计数器十进制计数器同步十进制加法计数器：同步十进制加法计数器：在同步二进制加法计数在同步二进制加法计数器的基础上修改而来。器的基础上修改而来。同步十进制加法计数器同步十进制加法计数器74LS160与与74LS161逻辑图和功能表均相同逻辑图和功能表均相同,所不同的是所不同的是74LS160是是十进制而十进制而74LS161是十六进制。是十六进制。2、同步十进制计数器同步十进制加法计数器：在同步二进制加法计57 同步十进制加同步十进制加/减计数器也有单时钟和双时减计数器也有单时钟和双时钟两种结构形式。属于单时钟的有钟两种结构形式。属于单时钟的有74LS190等，等，属于双时钟的有属于双时钟的有74LS192等。等。74LS190与与74LS191逻辑图和功能表均相同；逻辑图和功能表均相同；74LS192与与74LS193逻辑图和功能表均相同。逻辑图和功能表均相同。同步十进制加/减计数器也有单时钟和双时钟两58二、异步计数器二、异步计数器1 1、异、异步步二进制计数器二进制计数器3位异步二进制加法计数器二、异步计数器1、异步二进制计数器3位异步二进制加法计数器59触发器为触发器为下降沿触发下降沿触发，Q0接接CLK1,Q1接接CLK2。若若上升沿触发上升沿触发，则应，则应 Q0接接CLK1,Q1接接CLK2。触发器为下降沿触发，Q0接CLK1,Q1接CLK2。60数字电子技术第6章课件613位异步二进制减法计数器触发器为触发器为下降沿触发下降沿触发，接接CLK1,接接CLK2。若若上升沿触发上升沿触发，则应，则应 接接CLK1,接接CLK2。3位异步二进制减法计数器触发器为下降沿触发，接CLK62数字电子技术第6章课件63原理：原理：在在4 4位二进制异步加法计数位二进制异步加法计数器上修改而成，器上修改而成，要跳过要跳过1010 1111这六个状态这六个状态1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=K=1J=1J=02 2、异、异步步十进制计数器十进制计数器原理：12345678910J=0J=1J=0J=K=1J=64异步二五十进制计数器74LS290置0端置9端异步二五十进制计数器74LS290置0端置9端65 若计数脉冲由若计数脉冲由CLK0端输入，输出由端输入，输出由Q0端引端引出，即得到出，即得到二进制二进制计数器；若计数脉冲由计数器；若计数脉冲由CLK1端端输入，输出由输入，输出由Q1Q3引出，即是引出，即是五进制五进制计数器；计数器；若将若将CLK1与与Q0相连相连，同时以，同时以CLK0为输入端为输入端，输，输出由出由Q0Q3引出，则得到引出，则得到8421码码十进制十进制计数器。计数器。若计数脉冲由CLK0端输入，输出由Q0端引6674LS290功能表功能表74LS290功能表67缺点：缺点：（1）工作频率较低；）工作频率较低；（2）在电路状态译码时存在竞争）在电路状态译码时存在竞争冒险现象。冒险现象。异步计数器特点异步计数器特点优点：优点：结构简单结构简单缺点：（1）工作频率较低；异步计数器特点优点：结构简单68三、任意进制计数器的构成方法三、任意进制计数器的构成方法 利利用用现现有有的的N N进进制制计计数数器器构构成成任任意意进进制制（M M）计计数数器器时时，如如果果MNMNMN，则要多片，则要多片N N进制计数器。进制计数器。实现方法实现方法置零法（复位法）置零法（复位法）置数法（置位法）置数法（置位法）三、任意进制计数器的构成方法 利用现有的N进制计数器构691.M N 原理：计数循环过程中设法跳过原理：计数循环过程中设法跳过NM个状态。个状态。具体方法：置零法具体方法：置零法 置数法置数法1.M N 70置零法：置零法：适用于有置零输入端的计数器。原理是适用于有置零输入端的计数器。原理是不管输出处于哪一状态，只要在置零输入端加一不管输出处于哪一状态，只要在置零输入端加一有效电平，输出会立即从那个状态回到有效电平，输出会立即从那个状态回到00000000状态，状态，置零信号消失后，计数器又可以在时钟信号作用置零信号消失后，计数器又可以在时钟信号作用下从下从00000000开始重新计数。开始重新计数。置零法：适用于有置零输入端的计数器。原理是不管输出处于哪一状71置置数数法法：适适用用于于具具有有预预置置数数功功能能的的计计数数器器。对对于于具具有有预预置置数数功功能能的的计计数数器器而而言言，在在其其计计数数过过程程中中，可可以以将将它它输输出出的的任任意意一一个个状状态态通通过过译译码码，产产生生一一个个预预置置数数控控制制信信号号反反馈馈至至预预置置数数控控制制端端，在在下下一一个个CLK脉脉冲冲作作用用后后，计计数数器器会会把把预预置置数数输输入入端端D0D1D2D3的的状状态态置置入入到到输输出出端端。预预置置数数控控制制信信号号消消失失后后，计计数数器器就就会会在在时时钟钟信信号号作作用用下下从从被被置置入入的状态开始重新计数。的状态开始重新计数。置数法：适用于具有预置数功能的计数器。对于具有预置数功能的计72例例6.3.2 将十进制的将十进制的7416074160接成六进制计数器。接成六进制计数器。解：解：置零法置零法 74LS160具有异步置零功能Q3Q2Q1Q00000000100100011010001010110当当MN时，需用多片时，需用多片N进制计数器组合实现进制计数器组合实现串行进位方式、并行进位方式、串行进位方式、并行进位方式、整体置零方式、整体置数方式整体置零方式、整体置数方式 若若M可分解为可分解为M=N1N2(N1、N2均小于均小于N），），可采用连接方式有：可采用连接方式有：若若M为大于为大于N的素数，不可分解，则其连接的素数，不可分解，则其连接方式只有：方式只有：整体置零方式、整体置数方式整体置零方式、整体置数方式2.MN 当MN时，需用多片N进制计数器组合实现串行进位方式、并行进92串行进位方式：串行进位方式：以低位片的进位信号作为高位片以低位片的进位信号作为高位片的时钟输入信号。的时钟输入信号。并行进位方式：并行进位方式：以低位片的进位信号作为高位片以低位片的进位信号作为高位片的工作状态控制信号。的工作状态控制信号。整体置零方式：整体置零方式：首先将两片首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器，然后在进制的计数器，然后在计数器记为计数器记为M状态时使状态时使RD=0，将两片计数器同，将两片计数器同时置零。时置零。整体置数方式：整体置数方式：首先将两片首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器，然后在进制的计数器，然后在某一状态下使某一状态下使LD=0，将两片计数器同时置数成，将两片计数器同时置数成适当的状态，获得适当的状态，获得M进制计数器。进制计数器。串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。并93例例6.3.3 用两片同步十进制计数器接成百进制计数器用两片同步十进制计数器接成百进制计数器.解：解：并行进位方式并行进位方式例6.3.3 用两片同步十进制计数器接成百进制计数器.解：94串行进位方式串行进位方式串行进位方式95例例6.3.4 用两片用两片74LS160接成二十九进制计数器接成二十九进制计数器.解：解：整体置零方式整体置零方式例6.3.4 用两片74LS160接成二十九进制计数器.解：96整体置数方式整体置数方式整体置数方式97四、移位寄存器型计数器四、移位寄存器型计数器环形计数器环形计数器结构特点结构特点:D0=Q3CLK四、移位寄存器型计数器环形计数器结构特点:D0=Q3CL98状态转换图状态转换图:构成四进制计数器构成四进制计数器,不能自启动不能自启动.状态转换图:构成四进制计数器,不能自启动.99能自启动的环形计数器能自启动的环形计数器:能自启动的环形计数器:100状态转换图：状态转换图：n位移位寄存器构成的环形计数器只有位移位寄存器构成的环形计数器只有n个个有效状态，有有效状态，有2n-n个无效状态。个无效状态。状态转换图：n位移位寄存器构成的环形计数器只有n101扭环形计数器扭环形计数器结构特点结构特点:扭环形计数器结构特点:102状态转换图：状态转换图：状态转换图：103能自启动的扭环形计数器能自启动的扭环形计数器:能自启动的扭环形计数器:104状态转换图：状态转换图：n位移位寄存器构成的扭环形计数器有位移位寄存器构成的扭环形计数器有2n个有效状态，有个有效状态，有2n-2n个无效状态。个无效状态。状态转换图：n位移位寄存器构成的扭环形计数器有105例，计数器例，计数器+译码器译码器顺序节拍脉冲发生器顺序节拍脉冲发生器*6.3.3 顺序脉冲发生器顺序脉冲发生器例，计数器+译码器顺序节拍脉冲发生器*6.3.3 顺序脉106例，计数器例，计数器+数据选择器数据选择器序列脉冲发生器序列脉冲发生器发生的序列：发生的序列：0001011100010111*6.3.4 序列信号发生器序列信号发生器例，计数器+数据选择器序列脉冲发生器发生的序列：00010107本节小结：本节小结：计数器是一种应用十分广泛的时序电路，除计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。缺少的组成部分。计数器计数器可利用触发器和门电路构成。但在实可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用际工作中，主要是利用集成计数器来构成。在用集成计数器构成集成计数器构成N进制计数器时，需要利用清零进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得端或置数控制端，让电路跳过某些状态来获得N N进进制计数器。制计数器。本节小结：计数器是一种应用十分广泛的时序电路，除用于计数1086.4.1 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法根据实际逻辑问题根据实际逻辑问题最简单逻辑电路最简单逻辑电路设设 计计 当选用当选用小规模小规模集成电路做设计时，电路最简集成电路做设计时，电路最简的标准是所用的触发器和门电路的的标准是所用的触发器和门电路的数目最少数目最少，而，而且触发器和门电路的且触发器和门电路的输入端数目也最少输入端数目也最少。而当使。而当使用用中、大规模中、大规模集成电路时，电路最简的标准则是集成电路时，电路最简的标准则是使用的集成电路使用的集成电路数目最少数目最少，种类最少种类最少，而且，而且互相互相间的连线也最少间的连线也最少。6.4.1 同步时序逻辑电路的设计方法6.4 时序逻辑电路的109设计的一般步骤：设计的一般步骤：一、逻辑抽象，求出状态转换图或状态转换表一、逻辑抽象，求出状态转换图或状态转换表 1.确定输入确定输入/输出变量、电路状态数。输出变量、电路状态数。2.定义输入定义输入/输出逻辑状态以及每个电路状态的含输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。意，并对电路状态进行编号。3.按设计要求列出状态转换表，或画出状态转换按设计要求列出状态转换表，或画出状态转换图。图。二、状态化简二、状态化简 若两个状态在相同的输入下有相同的输出，若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态并转换到同一个次态，则称为等价状态；等价状态可以合并。可以合并。设计的一般步骤：110三、状态分配（编码）三、状态分配（编码）1.确定触发器数目。确定触发器数目。2.给每个状态规定一个代码。给每个状态规定一个代码。（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）四、选定触发器类型四、选定触发器类型 求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。五、画出逻辑图五、画出逻辑图六、检查自启动六、检查自启动三、状态分配（编码）111根据设根据设计要求计要求画原始画原始状态图状态图最简状最简状态图态图画电画电路图路图检查电路检查电路能否自启能否自启动动12 24 46 6选触发器，求时钟、选触发器，求时钟、输出、状态、驱动输出、状态、驱动方程方程5 5状态状态分配分配3 3化简化简设计步骤设计步骤:确定输入、确定输入、输出变量及输出变量及状态数状态数2n-1M2n根据设计要求画原始状态图最简状态图画电路图检查电路能否自启动112例例6.4.1 设计一个带有进位输出端的十三进制计数器设计一个带有进位输出端的十三进制计数器.解：解：该电路不需输入端该电路不需输入端,有进位输出用有进位输出用C表示，规定有进位表示，规定有进位输出时输出时C=1，无进位输出时，无进位输出时C=0。十三进制计数器应十三进制计数器应该有十三个有效状该有十三个有效状态，分别用态，分别用S0、S1、S12表示。画出表示。画出其状态转换图：其状态转换图：1建立原始状态图建立原始状态图例6.4.1 设计一个带有进位输出端的十三进制计数器.解：113状态转换图不需化简。状态转换图不需化简。因为因为231324，因此取触发器因此取触发器位数位数n=4。对状。对状态进行编码，态进行编码，得到状态转化得到状态转化表如下：表如下：状态化简状态化简2 2状态分配状态分配3状态转换图不需化简。因为231324，因此取触发器位数n1144选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程电路次态电路次态电路次态电路次态/输出（输出（输出（输出（）的卡诺图）的卡诺图）的卡诺图）的卡诺图4选触发器，求时钟、输出、状态、驱动方程电路次态/输出（115状态方程：状态方程：状态方程：116 若选用若选用4个个JK触发器，需将状态方程变触发器，需将状态方程变换成换成JK触发器特性方程的标准形式，即触发器特性方程的标准形式，即Q*=JQ+KQ,找出驱动方程。找出驱动方程。若选用4个JK触发器，需将状态方程变换成JK117比较得到触比较得到触发器的驱动发器的驱动方程：方程：比较得到触发器的驱动方程：118画电路图画电路图5画电路图5119 将将0000作为初作为初始状态代入状态方始状态代入状态方程计算次态，画出程计算次态，画出状态转换图，与状状态转换图，与状态转换表对照是否态转换表对照是否相同。最后检查是相同。最后检查是否自启动。否自启动。由状态转换图可知该电路能够自启动由状态转换图可知该电路能够自启动.检查电路能否自启动检查电路能否自启动6 将0000作为初始状态代入状态方程计算次态，120例例6.4.2 解：解：输入数据作为输入变量，用输入数据作为输入变量，用X表示；检测结果为表示；检测结果为输出变量，用输出变量，用Y表示。例如表示。例如:设电路没有输入设电路没有输入1以前的状态为以前的状态为S0,输入输入一个一个1状态为状态为S1，连续，连续输入两个输入两个1后的状态为后的状态为S2，连续输入，连续输入3个个1以以后的状态为后的状态为S3。画状态转换图画状态转换图输入输入X 101100111011110 输入输入Y 0000000010001101建立原始状态图建立原始状态图例6.4.2解：输入数据作为输入变量，用X121状态化简状态化简2 2状态分配状态分配3S0=00S1=01S2=10两个状态等价两个状态等价状态化简2状态分配3S0=00S1=01S2=10两个状态等122卡诺图卡诺图4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程M3，应取触发器，应取触发器n=2。选。选2个个JK触发触发器。器。卡诺图4选触发器，求时钟、输出、状态、驱动方程M3，应取触123将卡诺图分解将卡诺图分解,求状态方程和输出方程，并得到驱动方程求状态方程和输出方程，并得到驱动方程输出方程：输出方程：将卡诺图分解,求状态方程和输出方程，并得到驱动方程输出方程：124画电路图画电路图5输出方程：输出方程：画电路图5输出方程：125由状态转换图可知该电路能够自启动由状态转换图可知该电路能够自启动.检查电路能否自启动检查电路能否自启动6由状态转换图可知该电路能够自启动.检查电路能否自启动61266.4.2 时序逻辑电路的自启动设计时序逻辑电路的自启动设计 为保证电路能够自启动，在进行电路设计时，为保证电路能够自启动，在进行电路设计时，应使无效状态的次态规定为某个有效状态。应使无效状态的次态规定为某个有效状态。在无效状态不止一个的情况下，为保证电路能在无效状态不止一个的情况下，为保证电路能够自启动，必须使每个无效状态都能直接地或间接够自启动，必须使每个无效状态都能直接地或间接地（即经过其它的无效状态以后）转为某一有效状地（即经过其它的无效状态以后）转为某一有效状态。态。6.4.2 时序逻辑电路的自启动设计 为保证电127