资源描述
概概 述述一、时序电路的特点一、时序电路的特点1.逻辑功能特点逻辑功能特点 任何时刻电路的任何时刻电路的输出，不仅和该时刻输出，不仅和该时刻的输入信号有关，而的输入信号有关，而且还取决于电路原来且还取决于电路原来的状态。的状态。2.电路组成特点电路组成特点(1)与时间因素与时间因素(CP)有关；有关；(2)含有记忆性的元件含有记忆性的元件(触发器触发器)。组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1ql输输入入输输出出时序逻辑电路示意框图时序逻辑电路示意框图二、时序电路逻辑功能表示方法二、时序电路逻辑功能表示方法1.逻辑表达式逻辑表达式(1)输出方程输出方程(3)状态方程状态方程(2)驱动方程驱动方程2.状态表、卡诺图、状态图和时序图状态表、卡诺图、状态图和时序图组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP触发器是时序电路触发器是时序电路三、时序逻辑电路分类三、时序逻辑电路分类1.按逻辑功能划分：按逻辑功能划分：计数器、寄存器、读计数器、寄存器、读/写存储器、写存储器、顺序脉冲发生器等。顺序脉冲发生器等。2.按时钟控制方式划分：按时钟控制方式划分：同步时序电路同步时序电路触发器共用一个时钟触发器共用一个时钟 CP，要更新要更新状态的触发器同时翻转。状态的触发器同时翻转。异步时序电路异步时序电路电路中所有触发器没有共用一个电路中所有触发器没有共用一个 CP。3.按输出信号的特性划分：按输出信号的特性划分：MooreMoore型型型型MealyMealy型型型型存储存储电路电路Y(tn)输出输出WQX(tn)输入输入组合组合电路电路CPY(tn)输出输出CPX(tn)输入输入存储存储电路电路组合组合电路电路组合组合电路电路电路的输出是电路的输出是电路输入和电电路输入和电路状态的函数路状态的函数 输出仅仅是电路输出仅仅是电路状态的函数状态的函数 5.1 时序电路的基本分析和设计方法时序电路的基本分析和设计方法5.1.1 时序电路的基本分析方法时序电路的基本分析方法一、一、分析的一般步骤分析的一般步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态表状态表状态图状态图时序图时序图CP触触发发沿沿特特性性方方程程输出方程输出方程状态方程状态方程计算计算给定时序逻辑电路，给定时序逻辑电路，待求状态表、状态待求状态表、状态图或时序图图或时序图状态转换表的定义状态转换表的定义若将任何一组若将任何一组输入变量输入变量及及电路初态电路初态的取值代入的取值代入状态方程和输出方程，即可算出电路的次态和状态方程和输出方程，即可算出电路的次态和现态下的输出值；现态下的输出值；以得到的次态作为新的初态，和这时的输入变以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。算，又得到一组新的次态和输出值。如此继续下去，把全部的计算结果列成真值表如此继续下去，把全部的计算结果列成真值表的形式，就得到了的形式，就得到了状态转换表状态转换表。二、二、分析举例分析举例写方程式写方程式写方程式写方程式时钟方程时钟方程输出方程输出方程(同步同步同步同步)驱动方程驱动方程状态方程状态方程特性方程特性方程(Moore Moore 型型型型)例例 5.1.1 解解 1J1KC11J1KC11J1KC1&FF1FF0FF2CPY计算，列状态转换表计算，列状态转换表计算，列状态转换表计算，列状态转换表CP Q2 Q1 Q0 Y0123450120 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 110 1 01画状态转换图画状态转换图画状态转换图画状态转换图000001/1011/1111/1110/1100/1/0有效状态和有效循环有效状态和有效循环010101/1/1无效状态和无效循环无效状态和无效循环能否自启动能否自启动?能自启动：能自启动：存在无效状态，但没有存在无效状态，但没有形成循环。形成循环。不能自启动：不能自启动：无效状态形成循环。无效状态形成循环。画时序图画时序图画时序图画时序图000001/1011/1111/1110/1100/1/01 2 3 4 5 6CPCP下降沿触发下降沿触发Q2Q1Q0000001011111110100000Y5.1.2 时序电路的基本设计方法时序电路的基本设计方法1.设计的一般步骤设计的一般步骤时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换图（表）图（表）状态状态化简化简最简状态最简状态转换图（表）转换图（表）电路方程式电路方程式（状态方程）（状态方程）求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动等价状态：凡是在输入相同时，等价状态：凡是在输入相同时，输出相同、要转换到的次态也相输出相同、要转换到的次态也相同的状态，都是等价状态。同的状态，都是等价状态。电路无效状态对应的最小项可当成约电路无效状态对应的最小项可当成约束项处理束项处理（求状态方程的时候充分利（求状态方程的时候充分利用约束项化简）。用约束项化简）。2.设计举例设计举例按如下状态图设计时序电路。按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1 解解 已给出最简状态图，若用同步方式：已给出最简状态图，若用同步方式：输出方程输出方程输出方程输出方程00 01 11 1001 Y000001 状态方程状态方程状态方程状态方程00 01 11 1001 101010 0100011 例例 5.1.2 选用选用 JK 触发器，下降沿同步触发触发器，下降沿同步触发JKJK触发器的特性方程为：触发器的特性方程为：触发器的特性方程为：触发器的特性方程为：变换状态方程，使之跟变换状态方程，使之跟变换状态方程，使之跟变换状态方程，使之跟JKJK触发器的特性方程形式一致触发器的特性方程形式一致触发器的特性方程形式一致触发器的特性方程形式一致比较特性方程比较特性方程比较特性方程比较特性方程求驱动方程求驱动方程求驱动方程求驱动方程驱动方程驱动方程驱动方程驱动方程约束项约束项逻辑图逻辑图逻辑图逻辑图CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&检查能否自启动：检查能否自启动：检查能否自启动：检查能否自启动：110111000能能自启动自启动/0/1(Moore(Moore型型型型)输出方程输出方程输出方程输出方程1/1 例例 5.1.3 设计设计 一个串行数据检测电路，要求输入一个串行数据检测电路，要求输入3 或或 3 个以上数据个以上数据1时输出为时输出为 1，否则为，否则为 0。解解 逻辑抽象，建立原始状态图逻辑抽象，建立原始状态图逻辑抽象，建立原始状态图逻辑抽象，建立原始状态图S0 原始状态原始状态(0)S1 输入输入1个个1S2 连续输入连续输入 2 个个 1S3 连续输入连续输入 3 或或 3 个以上个以上 1S0S1S2S3X 输入数据输入数据Y 输出数据输出数据0/01/00/01/00/00/01/1状态化简，确状态化简，确状态化简，确状态化简，确定定价状态定定价状态定定价状态定定价状态S0S1S20/01/00/01/00/01/10/00/0S2S3是等价状态，输入为是等价状态，输入为1时，输出时，输出均为均为1，且都转换到次态，且都转换到次态S3；输入；输入为为0时，输出均为时，输出均为0，且都转换到次，且都转换到次态态S0状态分配、状态编码、状态图状态分配、状态编码、状态图状态分配、状态编码、状态图状态分配、状态编码、状态图S0S1S20/01/00/01/00/01/1M=3，取取 n=2S0=00S1=01S2=110001110/01/00/01/00/01/1选触发器、写方程式选触发器、写方程式选触发器、写方程式选触发器、写方程式选选 JK()触发器触发器,同步同步方方式式输出方程输出方程输出方程输出方程Q1nQ0nX0100 01 11 10Y000001 Q11Q01状态方程状态方程状态方程状态方程驱驱驱驱动动动动方方方方程程程程约束项约束项&逻逻逻逻辑辑辑辑图图图图CPX1Y1J1KC1FF0Q0(Mealy(Mealy 型型型型)无效状态无效状态 10000010000/01111 111/1能自能自启动启动Q11KC1FF1&1J5.2 计数器计数器(Counter)5.2.1 计数器的特点和分类计数器的特点和分类一、计数器的功能及应用一、计数器的功能及应用1.功能：功能：对时钟脉冲对时钟脉冲 CP 计数。计数。2.应用：应用：分频、定时、产生节拍脉冲和脉冲分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。序列、进行数字运算等。二、计数器的特点二、计数器的特点1.输入信号：输入信号：计数脉冲计数脉冲 CPMoore 型型2.主要组成单元：主要组成单元：时钟触发器时钟触发器三、三、计数器的分类计数器的分类按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器N 进制进制(任意进制任意进制)计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数(Up-Down Counter)按触发器翻转按触发器翻转是否同时分：是否同时分：同步计数器同步计数器(Synchronous )异步计数器异步计数器(Asynchronous )按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器5.2.2 5.2.2 二进制计数器二进制计数器二进制计数器二进制计数器计数器计数器计数容量计数容量、长度长度或或模模的概念的概念 计数器能够记忆输入脉冲的数目，即电路的有效计数器能够记忆输入脉冲的数目，即电路的有效状态数状态数 M M 。3 位二进制同步加法计数器：位二进制同步加法计数器：00001111/14 位二进制同步加法计数器：位二进制同步加法计数器：000111/1n 位二进制同步加法计数器：位二进制同步加法计数器：一、二进制同步计数器一、二进制同步计数器1.3位位二进制同步加法计数器二进制同步加法计数器(1)结构示意框图与状态图结构示意框图与状态图三位二进制同步三位二进制同步加法计数器加法计数器CPCarry输入计数脉冲输入计数脉冲送给高位的进位信号送给高位的进位信号000001/0010/0011/0100/0101/0110/0111/0/1排列排列输出方程输出方程输出方程输出方程00 01 11 1001 C00000001设计方法一：设计方法一：按前述按前述设计步骤进行，选设计步骤进行，选3个个JK触发器触发器(2)分析和选择触发器分析和选择触发器000001/0010/0011/0100/0101/0110/0111/0/1排列排列状态方程状态方程状态方程状态方程00 01 11 1001 10101101010110000 01 11 1001 001 010 100 011101 110 000 11100 01 11 1001 10101001110010100 01 11 1001 101011010100011JKJK触发器的特性方程为：触发器的特性方程为：触发器的特性方程为：触发器的特性方程为：变换状态方程，使之跟变换状态方程，使之跟变换状态方程，使之跟变换状态方程，使之跟JKJK触发器的特性方程形式一致触发器的特性方程形式一致触发器的特性方程形式一致触发器的特性方程形式一致驱动方程驱动方程驱动方程驱动方程逻辑图逻辑图逻辑图逻辑图3 3位二进制同步加法计数器位二进制同步加法计数器位二进制同步加法计数器位二进制同步加法计数器输出方程输出方程输出方程输出方程CP1KC1FF11JC1J1KC1FF01KC1FF2Q01J1&Q1Q2FF2、FF1、FF0Q2、Q1、Q0设计方法二设计方法二：按按计数规律进行级联计数规律进行级联 CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010C=Q2n Q1n Q0n来来一个一个CP翻转一次翻转一次J0=K0=1当当Q0=1，CP到来即翻转到来即翻转J1=K1=Q0当当Q1Q0=1，CP到来即翻转到来即翻转J2=K2=Q1Q0=T0=T1=T2(2)分析和选择触发器分析和选择触发器由状态图得状态表由状态图得状态表J0=K0=1J1=K1=Q0J2=K2=Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2(3)用用T 型触发器构成的逻辑电路图型触发器构成的逻辑电路图串行进位方式串行进位方式，进位信号需要从低位到高位逐级传送，进位信号需要从低位到高位逐级传送，时间较长，各个触发器所带负载是均匀的时间较长，各个触发器所带负载是均匀的并行进位方式并行进位方式，产生进位信号产生进位信号的时间较短，的时间较短，不需要逐级传不需要逐级传送，随着计数送，随着计数器级数的增加，器级数的增加，所用与门的输所用与门的输入端数也随之入端数也随之增加，各触发增加，各触发器所带负载是器所带负载是不均匀的，低不均匀的，低位带的负载重。位带的负载重。(5)用用T 型触发器构成的逻辑电路图型触发器构成的逻辑电路图CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&(4)n 位二进制同步加法计数器级联规律：位二进制同步加法计数器级联规律：2.3 3 位位位位二进制同步减法计数器二进制同步减法计数器000001/0010/0011/0100/0101/0110/0111/0/1排列排列B=Q2n Q1n Q0nBorrow 向高位发出的借位信号向高位发出的借位信号CP Q2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000选触选触发器发器输出输出方程方程状态方程状态方程状态方程状态方程00 01 11 1001 1010101110001100 01 11 1001 111 000 010 001011 100 110 10100 01 11 1001 10101001110010100 01 11 1001 1010111111000000若用若用T 触发器：触发器：J0=K0=1=T0 J1=K1=Q0n=T1J2=K2=T2=Q1n Q0n级联规律：级联规律：CP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q2用用T 型触发器，时钟方程：型触发器，时钟方程：3.3 位位二进制同步可逆计数器二进制同步可逆计数器(1)单时钟输入二进制同步可逆计数器单时钟输入二进制同步可逆计数器加加/减减控制端控制端加计数加计数T0=1、T1=Q0n、T2=Q1nQ0n减计数减计数T0=1、T1=Q0n、T2=Q1nQ0nCPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U/D 1&1&1&1C/B(2)双时钟输入二进制同步可逆计数器双时钟输入二进制同步可逆计数器加计数脉冲加计数脉冲减计数脉冲减计数脉冲CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPDCP0=CPU+CPD CP1=CPU Q0n+CPD Q0n CP2=CPU Q1n Q0n+CPD Q1n Q0nCPU 和和CPD 互相排斥互相排斥CPU=CP，CPD=0CPD=CP，CPU=04.集成二进制同步计数器集成二进制同步计数器(1)集成集成 4 位二进制同步加法计数器位二进制同步加法计数器1 2 3 4 5 6 7 816 15 14 13 12 11 10 974161(3)74161(3)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地引脚排列图引脚排列图逻辑功能示意图逻辑功能示意图7416174161Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR=0Q3 Q0=0000同步同步并行置数并行置数 CR=1，LD=0，CP 异步异步清零清零Q3 Q0=D3 D0 1)74LS161 和和 74LS163CTP、CTT：计数器计数器工作状态控制端工作状态控制端74161的状态表的状态表 输输 入入 输输 出出 注注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0清零清零置数置数CR=1,LD=1,CP，CTP=CTT=1 二进制同步加法计数二进制同步加法计数CTPCTT=0CR=1，LD=1，保持保持若若 CTT=0CO=0若若 CTT=174163 74163 和和74LS163除了采用同步清零方式外，其逻辑功能、除了采用同步清零方式外，其逻辑功能、计数工作原理和外引线排列与计数工作原理和外引线排列与74161没有区别。没有区别。2)CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q1 1Q21Q31CR VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CC4520CC4520CC4520CC4520Q0 Q1 Q2 Q3EN CP CR使能端使能端也可作也可作计数脉计数脉冲输入冲输入计数脉计数脉冲输入冲输入也可作也可作使能端使能端异异步步清清零零 输输 入入 输输 出出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加加 计计 数数加加 计计 数数 保保 持持 保保 持持 双双4位二进制同步加法计数器位二进制同步加法计数器CC4526双双4位二进位二进制同步减法计数器制同步减法计数器(2)集成集成 4 位二进制同步可逆计数器位二进制同步可逆计数器1)74191（单时钟）（单时钟）7419174191Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加计数时加计数时CO/BO=Q3nQ2nQ1nQ0n并行异并行异步置数步置数减计数时减计数时CO/BO=Q3nQ2nQ1nQ0nCT=1,CO/BO=1时，时，1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419174191D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3CT：使能端；：使能端；LD：异步置数控制端；：异步置数控制端；D0D3：并行数据输入端；：并行数据输入端；Q0Q3：状态输出端；：状态输出端；CO/BO：进位：进位/借位信号输出端；借位信号输出端；RC：多个芯片级联时级间串行计数：多个芯片级联时级间串行计数使能端。使能端。LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419374193D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D32)74193(双时钟双时钟)CO7419374193Q0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加加 法法 计计 数数 减减 法法 计计 数数 保保 持持异步清零异步清零异步置数异步置数BO=CO=1 CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010来来一个一个CP翻转一次翻转一次当当Q0=1，CP到来即翻转到来即翻转当当Q1Q0=1，CP到来即翻转到来即翻转状态表状态表二、二进制异步计数器二、二进制异步计数器二、二进制异步计数器二、二进制异步计数器1.二进制异步加法计数器二进制异步加法计数器状态图、状态表完全同二进制同步加法计数器状态图、状态表完全同二进制同步加法计数器CPQ0Q1Q2CP0=CPCP1=Q0CP2=Q1用用T 触发器触发器(J=K=1)下降沿下降沿触发触发C=Q2n Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行并行进位进位若采用若采用上升沿上升沿触发的触发的 T 触发器触发器CP0=CPCP1=Q0CP2=Q1根据状态图，画出时序图，求时钟方程：根据状态图，画出时序图，求时钟方程：求输出方程求输出方程D 触发器构成的触发器构成的 T 触发器触发器(D=Q)，下降沿下降沿触发触发若改用若改用上升沿上升沿触发的触发的 D 触发器触发器？Q0Q1CPCPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C CQ0Q1CPCPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C C二进制异步加法计数器的构成特点和连接规律：二进制异步加法计数器的构成特点和连接规律：（1）从电路结构看，二进制异步加法计数器使用的单元）从电路结构看，二进制异步加法计数器使用的单元电路是电路是T触发器；触发器；（2）从连接规律，高位触发器的时钟信号是低位的输出，）从连接规律，高位触发器的时钟信号是低位的输出，若选择的是下降沿触发的若选择的是下降沿触发的T触发器，触发器，CPi=Qi-1，如果选用，如果选用的是上升沿触发的的是上升沿触发的T触发器，则触发器，则CPi=Qi-1。2.二进制异步减法计数器二进制异步减法计数器000001/0010/0011/0100/0101/0110/0111/0/1排列排列CPQ0Q1Q2用用T 触发器触发器(J=K=1)上升沿触发上升沿触发画出时序图，求时钟方程：画出时序图，求时钟方程：CP0=CPCP1=Q0CP2=Q1输出方程：输出方程：B=Q2n Q1n Q0n二进制异步计数器级间连接规律二进制异步计数器级间连接规律计数规律计数规律T 触发器的触发沿触发器的触发沿上升沿上升沿下降沿下降沿加法计数加法计数CPi=Qi-1CPi=Qi-1减法计数减法计数CPi=Qi-1CPi=Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&画逻辑电路图：画逻辑电路图：1 2 3 4 5 6 714 13 12 11 10 9 87419774197CT/LD Q2 D2 D0 Q0 CP1 地地VCC CR Q3 D3 D1 Q1 CP07419774197Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD3.集成二进制异步计数器集成二进制异步计数器74197、74LS197计数计数/置数置数异步清零异步清零异步置数异步置数加法计数加法计数二二-八八-十六进制计数器的实现十六进制计数器的实现M=2计数输出：计数输出：M=8计数输出：计数输出：Q1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M=16计数输出：计数输出：其它：其它：74177、74LS177、74293、74LS293 等。等。5.2.3 5.2.3 十进制计数器十进制计数器十进制计数器十进制计数器（8421BCD 码）码）一、十进制同步计数器一、十进制同步计数器一、十进制同步计数器一、十进制同步计数器1.十进制同步加法计数器十进制同步加法计数器00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1状态图状态图状态图状态图时钟方程时钟方程时钟方程时钟方程输出方程输出方程输出方程输出方程00000000Q3nQ2nQ1nQ0n00 01 11 10 10 0001 11 10CQ1nQ0nQ3nQ2n 00 01 11 100001 11 10Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 10 1 0 11 0 0 1 0 0 0 00 0 1 00 1 1 00 1 0 01 0 0 00 0 1 10 1 1 1 状态方程状态方程选择选择下降沿下降沿、JK 触发器触发器驱动方程驱动方程J0=K0=1,J1=Q3nQ0n,K1=Q0J2=K2=Q1nQ0nJ3=Q2nQ1nQ0n,K3=Q0n 逻辑图逻辑图CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3检查能否自启动检查能否自启动将将无效状态无效状态1010 1111代入状态方程：代入状态方程：1010 1011 01001110 1111 00001100 1011 0100能自能自启动启动2.十进制同步减法计数器十进制同步减法计数器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/0(略略)3.十进制同步可逆计数器十进制同步可逆计数器(略略)4.集成十进制同步计数器集成十进制同步计数器74160、74162(TTL)1 2 3 4 5 6 7 816 15 14 13 12 11 10 97416074160(2)(2)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引脚排列与引脚排列与74161相同相同)异步清零功能异步清零功能异步清零功能异步清零功能：(74162 同步清零同步清零)同步置数功能同步置数功能同步置数功能同步置数功能：同步计数功能：同步计数功能：同步计数功能：同步计数功能：保持功能保持功能保持功能保持功能：进位信号保持进位信号保持进位输出低电平进位输出低电平(1)集成十进制同步加法计数器集成十进制同步加法计数器(2)集成十进制同步可逆计数器集成十进制同步可逆计数器1)74190 (单时钟，引脚与单时钟，引脚与74191相同相同)异步并行置数功能：异步并行置数功能：异步并行置数功能：异步并行置数功能：同步可逆计数功能：同步可逆计数功能：同步可逆计数功能：同步可逆计数功能：加法计数加法计数减法计数减法计数保持功能：保持功能：保持功能：保持功能：1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419174191D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D32)74192(双时钟，引脚与双时钟，引脚与74193相同相同)1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419374193D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D3异步清零功能：异步清零功能：异步清零功能：异步清零功能：异步置数功能：异步置数功能：异步置数功能：异步置数功能：同步可逆计数功能：同步可逆计数功能：同步可逆计数功能：同步可逆计数功能：加法计数加法计数减法计数减法计数保持功能保持功能保持功能保持功能7429074290 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1(3)集成十进制异步计数器集成十进制异步计数器74290异步清零功能：异步清零功能：异步清零功能：异步清零功能：当当当当S S9A9AS S9B9B=0=0，若，若，若，若R R0A0AR R0B0B=1=1，计，计，计，计数器清零；数器清零；数器清零；数器清零；异步置异步置异步置异步置9 9功能：功能：功能：功能：当当当当S S9A9AS S9B9B=1=1，计数器置，计数器置，计数器置，计数器置9 9，即置，即置，即置，即置成成成成10011001状态；状态；状态；状态；计数功能：计数功能：计数功能：计数功能：当当当当S S9A9AS S9B9B=0=0，若，若，若，若R R0A0AR R0B0B=0=0，CPCP下降沿到了计数，分下降沿到了计数，分下降沿到了计数，分下降沿到了计数，分四种情况实现四种情况实现四种情况实现四种情况实现2-5-102-5-10计数。计数。计数。计数。5.2.4 5.2.4 N N 进制计数器进制计数器进制计数器进制计数器方法方法用触发器和门电路设计用触发器和门电路设计用集成计数器构成用集成计数器构成清零端清零端置数端置数端(同步、异步同步、异步)利用清零端或置数控制端，让电路跳利用清零端或置数控制端，让电路跳过某些状态获得过某些状态获得N进制计数器。进制计数器。一、利用同步清零或置数端获得一、利用同步清零或置数端获得 N 进制计数进制计数思思思思 路：路：路：路：当当 M 进制计数到进制计数到 SN 1 后使计数回到后使计数回到 S0 状态状态2.求归零逻辑表达式；求归零逻辑表达式；1.写出状态写出状态 SN 1 的二进制代码；的二进制代码；3.画连线图。画连线图。步步步步 骤：骤：骤：骤：例例5.2.1 用用4位二进制计数器位二进制计数器 74163 构成构成十二进制十二进制计数器。计数器。解：解：1.=10112.归零表达式：归零表达式：3.连线图连线图7416374163Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步清零同步置零同步置零二、利用异步清零或置数端获得二、利用异步清零或置数端获得 N 进制计数进制计数 当计数到当计数到 SN 时，立即产生清零或置数信号，时，立即产生清零或置数信号，使返回使返回 S0 状态。状态。（瞬间即逝）（瞬间即逝）思思思思 路：路：路：路：步步步步 骤：骤：骤：骤：1.写出状态写出状态 SN 的二进制代码；的二进制代码；2.求归零逻辑表达式；求归零逻辑表达式；3.画连线图。画连线图。例例5.2.2 用用二二-八八-十六进制异步计数器十六进制异步计数器197构成构成12进制计数器。进制计数器。7419774197Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCPCPCP1LDCT/&状态状态S12的作用：的作用：产生归零信号产生归零信号异步清零异步清零异步置零异步置零 例例5.2.3 用用74161 构成构成十二进制十二进制计数器。计数器。解：解：1.=10112.归零表达式：归零表达式：3.连线图连线图7416174161Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR17416174161是十六进制计数器，其清零采用的是异步方式，置数是十六进制计数器，其清零采用的是异步方式，置数采用的是同步方式。采用的是同步方式。&同步置零同步置零异步清零异步清零7416174161Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1三、三、计数容量的扩展计数容量的扩展1.把集成计数器级联起来扩展容量把集成计数器级联起来扩展容量7416174161(1 1)Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q77416174161(0 0)Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16=2567429074290(个位个位个位个位)Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CPCP74290 74290(十位十位十位十位)Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10=100二二-五五-十进十进制异步计数制异步计数器，器，P3322.利用级联方法获得大容量利用级联方法获得大容量 N 进制计数器进制计数器1)级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2N1进制进制计数器计数器N2进制进制计数器计数器CP进位进位CCP 例例 用用用用 74290 74290 构成构成构成构成 六十六十六十六十 进制进制进制进制计数器计数器计数器计数器7429074290Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CPCP7429074290 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1=10N2=6个位个位个位个位十位十位十位十位异步清零异步清零异步清零异步清零个位芯片应逢十进一个位芯片应逢十进一60=6 60=6 10 10=N=N1 1 N N2 2=N N 2)用用归零法归零法或或置数法置数法获得大容量的获得大容量的 N 进制计数器进制计数器 例例 试分别用试分别用 74161 和和 74162 接成六十进制计数器。接成六十进制计数器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q77416174161(0)(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO07416174161(1)(1)用用 S SN N 产生产生异步清零异步清零异步清零异步清零信号：信号：用用 S SN N 1 1 产生产生同步置数同步置数同步置数同步置数信号：信号：&11&先用两片先用两片74161构成构成 256 进制计数器进制计数器74162 同步清零，同步置数同步清零，同步置数同步清零，同步置数同步清零，同步置数。再用归零法将再用归零法将M=100改为改为N=60进制计数器，进制计数器，即用即用SN1产生产生同步同步清零、置数信号。清零、置数信号。先用两片先用两片74162构成构成 10 10 进制计数器，进制计数器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q77416274162(0)(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO07416274162(1)(1)11&111.同步同步同步同步 清零清零(或置数或置数)端计数终值为端计数终值为 S SN N 1 1 异步异步异步异步 清零清零(或置数或置数)端计数终值为端计数终值为 S SN N2.用集成用集成 二进制二进制二进制二进制 计数器扩展容量后计数器扩展容量后，终值终值 SN(或或 SN1)是是二进制代码二进制代码二进制代码二进制代码；用集成用集成十进制十进制十进制十进制计数器扩展容量后，计数器扩展容量后，终值终值 SN(或或SN1)的代码由个位、十位、的代码由个位、十位、百位的百位的十进制数十进制数十进制数十进制数对应的对应的 BCD BCD 代码代码代码代码构成。构成。要要 点点第五章第五章 小小 结结一、时序逻辑电路的特点一、时序逻辑电路的特点数字数字电路电路逻辑逻辑功能功能组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路（基本构成单元基本构成单元 门电路）门电路）（基本构成单元基本构成单元 触发器）触发器）任何时刻电路的输出，不仅和该时刻的输入任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。信号有关，而且还取决于电路原来的状态。1.逻辑功能：逻辑功能：2.电路组成：电路组成：与时间因素与时间因素(CP)有关；有关；含有记忆性的元件含有记忆性的元件(触发器触发器)。二、时序电路逻辑功能的表示方法二、时序电路逻辑功能的表示方法逻辑图、逻辑表达式、状态表、卡诺图、逻辑图、逻辑表达式、状态表、卡诺图、状态转换图（简称状态图）和时序图状态转换图（简称状态图）和时序图三、时序电路的基本分析方法三、时序电路的基本分析方法实质：实质：逻辑图逻辑图状态图状态图关键：关键：求出状态方程，列出状态表，根据状态表画求出状态方程，列出状态表，根据状态表画出状态图和时序图，由此可分析出时序逻辑出状态图和时序图，由此可分析出时序逻辑电路的功能。电路的功能。四、时序电路的基本分设计方法四、时序电路的基本分设计方法实质：实质：状态图状态图逻辑图逻辑图关键：关键：根据设计要求求出最简状态表（图），再通根据设计要求求出最简状态表（图），再通过卡诺图求出状态方程和驱动方程，由此画过卡诺图求出状态方程和驱动方程，由此画出逻辑图。出逻辑图。五、计数器五、计数器1.按计数进制分：按计数进制分：二进制计数器、十进制计数器和二进制计数器、十进制计数器和任意进制计数器任意进制计数器2.按计数增减分：按计数增减分：加法计数器、减法计数器和可逆（加加法计数器、减法计数器和可逆（加/减）计数器减）计数器3.按触发器翻转是否同步分：按触发器翻转是否同步分：同步计数器和异步计数器同步计数器和异步计数器 记录输入脉冲记录输入脉冲 CP 个数的电路，是极具典型性和代个数的电路，是极具典型性和代表性的表性的时序逻辑电路时序逻辑电路。六、中规模集成计数器六、中规模集成计数器 功能完善、使用方便灵活，能很方便地构成功能完善、使用方便灵活，能很方便地构成 N 进制进制（任意）（任意）计数器计数器。主要方法有两种：。主要方法有两种：1.用用同步同步置置 0 端或置数端归零获得端或置数端归零获得 N 进制计数器进制计数器根据根据 N-1 对应的二进制代码写反馈归零函数。对应的二进制代码写反馈归零函数。2.用用异步异步置置 0 端或置数端归零获得端或置数端归零获得 N 进制计数器进制计数器根据根据 N 对应的二进制代码写反馈归零函数。对应的二进制代码写反馈归零函数。当需要扩大计数器的容量时，可将多片集成计数器进当需要扩大计数器的容量时，可将多片集成计数器进行级联。如行级联。如两片两片16 进制集成计数器进制集成计数器16 16 进制计数器进制计数器两片两片10 进制集成计数器进制集成计数器10 10 进制计数器进制计数器
展开阅读全文