微机原理教程05课件

第第5 5章章第第5 5章：主存储器章：主存储器教学重点n芯片结构芯片结构nSRAM SRAM 和和Flash MemoryFlash Memoryn地址译码和容量扩充地址译码和容量扩充5.1 半导体存储器半导体存储器除除采采用用磁磁、光光原原理理的的辅辅存存外外，其其它它存存储储器器主主要要都都是是采采用用半半导导体体存存储器储器本本章章介介绍绍采采用用半半导导体体存存储储器器及及其其组成主存的方法组成主存的方法CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）5.1.1 半导体存储器的分类半导体存储器的分类制造工艺：双极型、制造工艺：双极型、MOS型型连接方式：连接方式：并行并行、串行、串行存取方式：存取方式：随机存取随机存取、顺序存取、直接存取、顺序存取、直接存取按读写特性和易失性质按读写特性和易失性质随机存取存储器随机存取存储器RAM：可读可写可读可写、断电丢失、断电丢失只读存储器只读存储器ROM：正常只读、：正常只读、断电不丢失断电不丢失详细分类，请看图示半导体存储器的分类半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM）紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）闪速存储器（闪速存储器（Flash Memory）详细展开，注意对比1.1.随机存取存储器随机存取存储器RAM组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM单个单个MOS管管慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失2.2.只读存储器只读存储器ROM掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改允许一次编程，此后不可更改EPROM：用用紫紫外外光光擦擦除除，擦擦除除后后可可编编程程；并允许用户多次擦除和编程并允许用户多次擦除和编程EEPROM（E2PROM）：采采用用加加电电方方法法在在线进行擦除和编程，也可多次擦写线进行擦除和编程，也可多次擦写Flash Memory（闪闪存存）：能能够够快快速速擦擦写写的的EEPROM，但只能按块（，但只能按块（Block）擦除）擦除5.1.2 半导体存储器芯片的结构半导体存储器芯片的结构地地址址译译码码存储体存储体控制电路控制电路地址引脚地址引脚数数据据缓缓冲冲OE WECSA0A1AM-1数据引脚数据引脚D0D1DN-1片选片选 读读 写写控制引脚控制引脚1.存储矩阵存储矩阵每每个个存存储储单单元元具具有有一一个个唯唯一一的的地地址址，可可存存储储1位位（位位片片结结构构）或或多多位位（字字片片结结构构）二二进制数据进制数据存储容量与地址、数据引脚个数有关：存储容量与地址、数据引脚个数有关：芯片的存储容量芯片的存储容量存储单元数存储单元数存储单元的位数存储单元的位数2MN M：芯片的：芯片的地址引脚个数地址引脚个数 N：芯片的：芯片的数据引脚个数数据引脚个数 示例示例示例示例2.读写控制读写控制片选信号：芯片选中片选信号：芯片选中CS*、芯片允许、芯片允许CE*有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作无效时，不能读写，功耗低无效时，不能读写，功耗低读控制信号：输出允许读控制信号：输出允许OE*有效时，芯片内数据读出有效时，芯片内数据读出对应存储器读信号对应存储器读信号MEMR*写控制信号：写入允许写控制信号：写入允许WE*有效时，数据进入芯片有效时，数据进入芯片对应存储器写信号对应存储器写信号MEMW*5.1.3 半导体存储器的主要技术指标半导体存储器的主要技术指标1.存储容量存储容量对于厂商：位容量对于厂商：位容量对于用户：存储单元数对于用户：存储单元数每个单元的存储位数每个单元的存储位数2.存取速度存取速度存存取取时时间间TA（Access Time）：指指从从读读/写写命命令发出，到操作完成所经历的时间。令发出，到操作完成所经历的时间。存存取取周周期期TAC（Access Cycle）：指指两两次次存存储储器访问所允许的最小时间间隔器访问所允许的最小时间间隔存储器带宽：数据传输率存储器带宽：数据传输率 TACTA5.2 随机存取存储器随机存取存储器随机存取存储器随机存取存储器可可以以从从任任意意位位置置开开始始读读写写，存存取取位位置置可可以以随随机机确确定定，只只要要给给出出存存取取位位置置就就可可以以读读写写内内容容，存存取时间与所处位置无关取时间与所处位置无关随机存取存储器随机存取存储器半导体读写存储器半导体读写存储器按随机存取方式、可读出也可写入的存储器按随机存取方式、可读出也可写入的存储器半导体读写存储器有易失性（半导体读写存储器有易失性（Volatile）断电后原保存信息丢失断电后原保存信息丢失5.2.1 SRAMSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位SRAM的主要优势的主要优势速度快、无需刷新、控制电路简单速度快、无需刷新、控制电路简单常用的小容量常用的小容量SRAM芯片芯片6116（2K8）、）、6264（8K8）、）、62128（16K8）、）、62256（32K8）、）、62512（64K8）更大容量的更大容量的SRAM628128（128K8）、）、628512（512K8）SRAM 6116（以（以HM6116为例）为例）存储结构：存储结构：2K811个地址引脚：个地址引脚：A10 A08个个数据引脚：数据引脚：I/O8 I/O13个控制个控制引脚：引脚：片选片选CS*输出允许输出允许OE*写入允许写入允许WE*工作方式工作方式工作方式工作方式123456789101112242322212019181716151413VccA8A9WE*OE*A10CS*I/O8I/O7I/O6I/O5I/O4A7A6A5A4A3A2A1A0I/O1 I/O2 I/O3 VssHM628512存储结构：存储结构：512K819个地址引脚：个地址引脚：A18 A08个个数据引脚：数据引脚：I/O7 I/O03个控制个控制引脚：引脚：片选片选CS*输出允许输出允许OE*写入允许写入允许WE*工作方式工作方式工作方式工作方式VccA15A17WE*A13A8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3A18A16A14A12A7A6A5A4A3A2A1A0I/O0I/O1I/O2Vss12345678910111213141516323130292827262524232221201918175.2.2 DRAMDRAM基本存储单元是单个基本存储单元是单个MOS管管配备配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新DRAM的主要优势的主要优势容量大、功耗低、价位低容量大、功耗低、价位低传统的传统的DRAM芯片芯片2164/4164（61K1）21256/41256（256K1）414256（256K4）常常见见位位片片结结构构，也也有有4、8、16甚甚至至32位位的的字字片片结结构，还有存储模块形式构，还有存储模块形式DRAM 4164（以（以MCM4164CP为例）为例）存储结构：存储结构：64K18个地址引脚：个地址引脚：A7 A02个地址选通引脚个地址选通引脚行地址选通行地址选通RAS*列地址选通列地址选通CAS*2个数据引脚个数据引脚数据输入数据输入D（DIN）数据输出数据输出Q（DOUT）1个控制个控制引脚引脚读写控制读写控制W*（WE*）NCDW*RAS*A0A2A1VCCVSSCAS*QA6A3A4A5A712345678161514131211109MCM414256存储结构：存储结构：256K49个地址引脚：个地址引脚：A8 A02个地址选通引脚个地址选通引脚行地址选通行地址选通RAS*列地址选通列地址选通CAS*4个数据引脚：个数据引脚：DQ3DQ02个控制个控制引脚引脚输出允许输出允许G*读写控制读写控制W*（WE*）DQ0DQ1W*RAS*NCA0A1A2A2VccVSSDQ3DQ2CAS*G*A8A7A6A5A41234567891020191817161514131211高性能高性能DRAMFPM DRAM（快页方式（快页方式DRAM）同一行的传送仅改变列地址同一行的传送仅改变列地址页内访问速度加快页内访问速度加快EDO DRAM（扩展数据输出（扩展数据输出DRAM）数据输出有效时间加长（扩展）数据输出有效时间加长（扩展）SDRAM（同步（同步DRAM）公共的系统时钟，没有等待状态公共的系统时钟，没有等待状态支持猝发传送，内部采用交叉存储支持猝发传送，内部采用交叉存储DDR DRAM（双速率（双速率DRAM）同步时钟前沿和后沿各进行一次数据传送同步时钟前沿和后沿各进行一次数据传送RDRAM（Rambus DRAM）Rambus公司专利技术，全新设计公司专利技术，全新设计5.3 只读存储器只读存储器正常的工作状态，正常的工作状态，ROM只能读出只能读出特殊的编程状态，多数特殊的编程状态，多数ROM芯片也能写入芯片也能写入ROM芯芯片片的的集集成成度度较较高高，但但速速度度较较DRAM还要慢，一般用来保存固定的程序或数据还要慢，一般用来保存固定的程序或数据ROM芯芯片片数数据据可可长长期期保保存存，掉掉电电亦亦不不丢丢失失，属于非易失性存储器件属于非易失性存储器件构成计算机主存，半导体构成计算机主存，半导体ROM不可缺少不可缺少5.3.1 EPROM最早开发的可重复编程的半导体最早开发的可重复编程的半导体ROM芯片芯片先用紫外线光照射擦除，然后进行编程先用紫外线光照射擦除，然后进行编程EPROM芯片型号以芯片型号以27开头，小容量有开头，小容量有2716（2K8）、）、2732（4K8）、）、2764（8K8）、）、27128（16K8）、）、27256（32K8）、）、27512（64K8）更大容量有更大容量有27010（128K8）、）、27020（256K8）、）、27040（512K8）、）、27080（1M8）EPROM 2764（以（以27C64为例）为例）存储结构：存储结构：8K813个个地址引脚：地址引脚：A12 A08个数据引脚：个数据引脚：O7 Q03个控制个控制引脚：引脚：片选片选CE*输出允许输出允许OE*编程编程PGM*编程电压引脚：编程电压引脚：VPP工作方式工作方式工作方式工作方式VPPA12A7A6A5A4A3A2A1A0O0O1O2VssVccPGM*NCA8A9A11OE*A10CE*O7O6O5O4O31234567891011121314282726252423222120191817161527C512存储结构：存储结构：64K816个个地址引脚：地址引脚：A15 A08个数据引脚：个数据引脚：O7 Q02个控制个控制引脚：引脚：（含编程电压）（含编程电压）片选片选CE*输出允许输出允许OE*/VPP工作方式工作方式工作方式工作方式A15A12A7A6A5A4A3A2A1A0O0O1O2VssVccA14A13A8A9A11OE*/VPPA10CE*O7O6O5O4O3123456789101112131428272625242322212019181716155.3.2 EEPROM（E2PROM）不不需需要要专专门门的的擦擦除除过过程程，在在进进行行编编程程前前自自动用电实现擦除（被称为擦写）动用电实现擦除（被称为擦写）并行接口芯片型号多以并行接口芯片型号多以28开头为主开头为主2816（2K8）、）、2864（8K8）、）、28256（32K8）、）、28512（64K8）、）、28010（128K8）、）、28020（256K8）、）、28040（512K8）串行接口芯片型号常见串行接口芯片型号常见24、25和和93开头开头EEPROM 2816（以（以AT28C16为例）为例）存储结构：存储结构：2K811个个地址引脚：地址引脚：A10 A08个数据引脚：个数据引脚：I/O7 I/O03个控制个控制引脚：引脚：片选片选CE*输出允许输出允许OE*写入允许写入允许WE*工作方式工作方式工作方式工作方式A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccA8A9WE*OE*A10CE*I/O7I/O6I/O5I/O4I/O3123456789101112242322212019181716151413AT28C040VccWE*A17A14A13A8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3A18A16A15A12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND1234567891011121314151632313029282726252423222120191817存储结构：存储结构：512K819个地址引脚：个地址引脚：A18 A08个个数据引脚：数据引脚：I/O7 I/O03个控制个控制引脚：引脚：片选片选CS*输出允许输出允许OE*写入允许写入允许WE*5.3.3 Flash Memory采采用用加加电电擦擦写写，能能够够快快速速进进行行数数据据块块或或整整个个芯片的擦写，容量大、集成度高芯片的擦写，容量大、集成度高并行接口芯片有以并行接口芯片有以28开头、但后跟开头、但后跟F28F010（128K8）、）、28F020（256K8）并行接口芯片常以并行接口芯片常以29开头开头29C512或或29F512（64K8）、）、29C010或或29F010（128K8）、）、29C020或或29F020（256K8）、）、29C040或或29F040（512K8）Flash Memory 29C512（以（以AT29C512为例）为例）工作方式工作方式工作方式工作方式存储结构：存储结构：64K816个地址引脚：个地址引脚：A15 A08个个数据引脚：数据引脚：I/O7 I/O03个控制个控制引脚：引脚：片选片选CS*输出允许输出允许OE*写入允许写入允许WE*引脚引脚引脚引脚512个编程扇区个编程扇区每扇区每扇区128字节字节AT29C020存储结构：存储结构：256K818个地址引脚：个地址引脚：A17 A08个个数据引脚：数据引脚：I/O7 I/O03个控制个控制引脚：引脚：片选片选CS*输出允许输出允许OE*写入允许写入允许WE*1024个编程扇区个编程扇区每扇区每扇区256字节字节5.4 半导体存储器的连接半导体存储器的连接MEMRMEMWWEOE5.4.1 存储器芯片的地址译码存储器芯片的地址译码存储器芯片与微处理器的连接存储器芯片与微处理器的连接存储器芯片有数据、地址、读写控制引脚存储器芯片有数据、地址、读写控制引脚处理器总线有数据、地址、读写控制信号处理器总线有数据、地址、读写控制信号功能上多数可以直接相连功能上多数可以直接相连但是，地址信号需要译码但是，地址信号需要译码处理器地址总线个数多于存储器地址引脚个数处理器地址总线个数多于存储器地址引脚个数多个存储器芯片组成一定容量的存储系统多个存储器芯片组成一定容量的存储系统需要利用地址总线控制存储器片选信号需要利用地址总线控制存储器片选信号地址译码地址译码译码（译码（Decode）将某个特定的编码输入翻译为有效输出的过程将某个特定的编码输入翻译为有效输出的过程存储器译码电路存储器译码电路可编程逻辑器件可编程逻辑器件PLD译码器译码器门电路组合门电路组合译码电路译码电路1 0 10 1 2 3 4 5 6 7门电路译码门电路译码地址表地址表地址表地址表32K8结构的结构的SRAM：15个地址引脚个地址引脚A14A0片选引脚片选引脚CE*8个数据引脚个数据引脚D7D08088处理器：处理器：20个地址信号个地址信号A19A08位数据总线位数据总线D7D0译码器译码器3 8译码器：译码器：138译码器译码器3个控制输入引脚：个控制输入引脚：E3，E2*和和E1*都有效，才能实现译码功能都有效，才能实现译码功能3个编码输入引脚：个编码输入引脚：C，B和和A8种编码各对应一个译码输出引脚种编码各对应一个译码输出引脚CBA000编码使编码使Y0*低有效，其他高电平无效低有效，其他高电平无效CBA001编码使编码使Y1*低有效，其他高电平无效低有效，其他高电平无效CBA111编码使编码使Y7*低有效，其它高电平无效低有效，其它高电平无效功能表功能表功能表功能表全译码全译码使用全部微处理器地址总线使用全部微处理器地址总线，其中，其中片片内内寻寻址址：低低位位地地址址信信号号直直接接与与存存储储器器芯芯片片具具有的地址引脚相连，寻址有的地址引脚相连，寻址芯片内部各存储单元芯片内部各存储单元片片选选寻寻址址：剩剩余余的的高高位位地地址址信信号号经经译译码码与与存存储储器芯片的片选引脚相连，寻址各个器芯片的片选引脚相连，寻址各个存储器芯片存储器芯片全译码的特点是地址唯一全译码的特点是地址唯一一个存储单元只对应一个存储器地址一个存储单元只对应一个存储器地址（反之亦然）（反之亦然）组成的存储系统其地址空间连续组成的存储系统其地址空间连续示例示例示例示例部分译码部分译码只使用部分系统地址总线进行译码只使用部分系统地址总线进行译码没没有有被被使使用用的的地地址址信信号号对对存存储储器器芯芯片片的的工工作不产生影响作不产生影响有有一一个个不不使使用用的的地地址址信信号号就就对对应应有有两两种种编编码码，这两个编码实际上指向同一个存储单元这两个编码实际上指向同一个存储单元地址重复（地址重复（Aliases）：）：一个存储单元对应多个存储器地址一个存储单元对应多个存储器地址（好像一部电话有多个号码）（好像一部电话有多个号码）浪费了存储空间浪费了存储空间示例示例示例示例5.4.2 存储容量的扩充存储容量的扩充64K1存储结构的芯片构成存储结构的芯片构成512KB存储器模块存储器模块同样存储结构的芯片构成一定容量的存储器模块同样存储结构的芯片构成一定容量的存储器模块存储器芯片的数据位数小于系统存储单元数据位数存储器芯片的数据位数小于系统存储单元数据位数使用多个同样结构的芯片扩展数据位数使用多个同样结构的芯片扩展数据位数存存储储器器芯芯片片的的数数据据引引脚脚连连接接于于系系统统数数据据总总线线的的不不同同位数，其它引脚连接都一样位数，其它引脚连接都一样位扩展的芯片应被看作是一个整体位扩展的芯片应被看作是一个整体位扩展位扩展使用一个同样结构的存储器芯片扩展存储单元数使用一个同样结构的存储器芯片扩展存储单元数数据引脚、地址引脚和读写控制引脚连接相同数据引脚、地址引脚和读写控制引脚连接相同片片选选引引脚脚来来自自译译码码电电路路的的不不同同译译码码输输出出信信号号，用用于于区别不同的地址范围区别不同的地址范围字扩展（地址扩展）字扩展（地址扩展）