数字逻辑欧阳星明第四版第七章中规模集成电路的应用课件

数字逻辑欧阳星明第四版第数字逻辑欧阳星明第四版第七章中规模集成电路的应用七章中规模集成电路的应用数字逻辑欧阳星明第四版第七章中规模集成电路的应用本章知识要点：本章知识要点：熟悉常用中规模通用集成电路的逻辑符号、基本熟悉常用中规模通用集成电路的逻辑符号、基本 逻辑功能、外部特性和使用方法；逻辑功能、外部特性和使用方法；用常用中规模通用集成电路作为基本部件，恰当用常用中规模通用集成电路作为基本部件，恰当 地、灵活地、充分地利用它们完成各种逻辑电路地、灵活地、充分地利用它们完成各种逻辑电路 的设计，有效地实现各种逻辑功能。的设计，有效地实现各种逻辑功能。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用2本章知识要点：熟悉常用中规模通用集成电路的逻辑符号、主要内容主要内容l中规模通用集成电路概述中规模通用集成电路概述l常用中规模组合逻辑电路常用中规模组合逻辑电路l常用中规模时序逻辑电路常用中规模时序逻辑电路l常用中规模信号产生与变换电路常用中规模信号产生与变换电路第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用3主要内容中规模通用集成电路概述第七章 中规模通用集成电路及其7.17.1概述概述1.1.集成电路分类集成电路分类第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用SSISSI（Small Scale IntegrationSmall Scale Integration）MSIMSI（Medium Scale IntegrationMedium Scale Integration）LSILSI（Large Scale IntegrationLarge Scale Integration）VLSIVLSI（Very Very LargeLarge Scale IntegrationScale Integration）或或SLSISLSI（Super Super LargeLarge Scale IntegrationScale Integration）器件的集成逻辑部件的集成数字子系统或整个数字系统的集成47.1概述1.集成电路分类第七章 中规模通用集成电路及其应第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用2.MSI2.MSI、LSILSI与与SSISSI相比，具有以下优点相比，具有以下优点（1 1）体积缩小）体积缩小（2 2）功耗低、速度快）功耗低、速度快（3 3）可靠性高）可靠性高（4 4）抗干扰能力强）抗干扰能力强（5 5）易于设计、调试和维护）易于设计、调试和维护5第七章 中规模通用集成电路及其应用2.MSI、LSI与SS第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用3.3.设计设计MSIMSI应考虑的问题应考虑的问题（1 1）通用性（可以实现多种功能）通用性（可以实现多种功能）（2 2）能自扩展）能自扩展（3 3）具有兼容性）具有兼容性（4 4）封装电路的功耗小）封装电路的功耗小（5 5）向输入信号索取电流要小）向输入信号索取电流要小（6 6）充分利用封装的引线）充分利用封装的引线6第七章 中规模通用集成电路及其应用3.设计MSI应考虑的问第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用7.2 7.2 常用中规模组合逻辑电路常用中规模组合逻辑电路 使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。7.2.1 7.2.1 加法器加法器 全加：全加：每每位位二二进进制制相相加加时时，除除了了本本位位相相加加外外，还还要要考考虑虑相相 邻邻低低位位的的进进位位值值，这这种种运运算算称称之为之为“全加全加”。7第七章 中规模通用集成电路及其应用7.2 常用中规模组合逻辑第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用多位二进制的加法器可以用多位二进制的加法器可以用1 1位二进制的全加器实现位二进制的全加器实现加法器的分类：加法器的分类：串行加法器串行加法器并行加法器并行加法器串行进位（并行）加法器串行进位（并行）加法器超前进位（并行）加法器超前进位（并行）加法器8第七章 中规模通用集成电路及其应用多位二进制的加法器可以用1第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用1.1.串行进位（并行）加法器串行进位（并行）加法器由全加器级联构成，高位的进位输入依赖于低位的进位输出。进位信号逐级传递。缺点：缺点：运算速度较慢，而且位数越多，速度就越低。运算速度较慢，而且位数越多，速度就越低。9第七章 中规模通用集成电路及其应用1.串行进位（并行）加法第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用如何提高加法器的运算速度如何提高加法器的运算速度?必须设法减小或去除由于进位信号逐级传送所花费的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为超前进位超前进位(又称先行进位又称先行进位)二进制并行加法器。二进制并行加法器。10第七章 中规模通用集成电路及其应用如何提高加法器的运算速四位二进制并行加法器的构成思想如下：四位二进制并行加法器的构成思想如下：2 2超前进位二进制并行加法器：超前进位二进制并行加法器：根据输入信号同时形成各位向高位的进位，然后同时产生各位的和。通常又称为先先行进位二进制并行加法器行进位二进制并行加法器或者并行进位二进制并行加法器并行进位二进制并行加法器。典型芯片有四位二进制并行加法器74283。由全加器的结构可知，第i位全加器的进位输出函数表达式为 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用11四位二进制并行加法器的构成思想如下：2超前进位二当 i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为：令（进位传递函数）令（进位传递函数）（进位产生函数）（进位产生函数）则有则有 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用由于C1C4是Pi、Gi和C0的函数，即C Ci i=f(P=f(Pi i,G,Gi i,C,C0 0),而Pi、Gi又是 Ai、Bi的函数，所以，在提供输入Ai、Bi和C0之后，可以同时产生C1C4。通常将根据Pi、Gi和C0形成C1C4的逻辑电路称为先行进位发生器。先行进位发生器。12当 i=1、2、3、4时，可得到4位并行加法器各位的进位三、四位二进制并行加法器的外部特性和逻辑符号三、四位二进制并行加法器的外部特性和逻辑符号 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用图中，A4、A3、A2、A1 -二进制被加数；B4、B3、B2、B1-二进制加数；F4、F3、F2、F1-相加产生的和数；C C0 0-来自低位的进位输入；FCFC4 4-向高位的进位输出。13三、四位二进制并行加法器的外部特性和逻辑符号 第七章 中规模二二进进制制并并行行加加法法器器除除实实现现二二进进制制加加法法运运算算外外，还还可可实实现现代代码码转转换换、二二进进制制减减法法运运算算、二二进进制制乘乘法运算、十进制加法运算等功能。法运算、十进制加法运算等功能。四、应用举例四、应用举例 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用14二进制并行加法器除实现二进制加法运算外，还可实现代码转换第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用例例7.1 7.1 用四位二进制并行加法器设计一个将用四位二进制并行加法器设计一个将8421BCD8421BCD码转码转换成余换成余3 3码的代码转换器。码的代码转换器。解：根据余解：根据余3 3码的定义，余码的定义，余3 3码是由码是由8421BCD8421BCD码加码加3 3形成的。形成的。8421码0 0 1 1余余3 3码码“0”15第七章 中规模通用集成电路及其应用例7.1 用四位二进制并行例例7.2 7.2 用4位二进制并行加法器设计一个4位二进制并行加法/减法器。解解分析：分析：根据问题要求，设减法采用补码运算，并令令A=a4a3a2a1-为被加数(或被减数)；B=b4b3b2b1-为加数(或减数)；S=s4s3s2s1 -为和数(或差数)；M-为功能选择变量.当M=0时，执行A+B；当M=1时，执行A-B。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用由运算法则可归纳出电路功能为：当M=0时，执行 a4a3a2a1+b4b3b2b1+0(A+B)当M=1时，执行 a4a3a2a1+1(A-B)16例7.2 用4位二进制并行加法器设计一个4位二进制并行 可可用用一一片片4 4位位二二进进制制并并行行加加法法器器和和4 4个个异异或或门门实实现现上上述述逻逻辑功能。辑功能。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用具体实现：具体实现：将4位二进制数a4a3a2a1直接加到并行加法器的A4A3A2A1输入端，4位二进制数 b4b3b2b1 分别和M异或后加到并行加法器的 B4B3B2B1 输入端。并将M同时加到并行加法器的 C0 端。M=0:A=0:Ai i=a=ai i,B,Bi i=b=bi i,C,C0 0=0=0实现实现a a4 4a a3 3a a2 2a a1 1+b+b4 4b b3 3b b2 2b b1 1+0 (+0 (即即A+B)A+B)；M=1:A=1:Ai i=a=ai i,B,Bi i=,C=,C0 0=1=1，实现实现 a a4 4a a3 3a a2 2a a1 1+1+1（即（即A-BA-B）。）。17 可用一片4位二进制并行加法器和4个异或门实现上述逻辑功实现给定功能的逻辑电路图如下：实现给定功能的逻辑电路图如下：第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用18实现给定功能的逻辑电路图如下：第七章 中规模通用集成电路及第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用7.2.2 7.2.2 译码器和编码器译码器和编码器 译码器(Decoder)和编码器(Encoder)是数字系统中广泛使用的多输入多输出组合逻辑部件。对对具具有有特特定定含含义义的的输输入入代代码码进进行行“翻翻译译”，将其转换成相应的输出信号。，将其转换成相应的输出信号。一、译码器一、译码器 功能功能译码器译码器类型类型码制变换译码器码制变换译码器二进制译码器二进制译码器二二-十进制译码器十进制译码器数字显示译码器数字显示译码器19第七章 中规模通用集成电路及其应用7.2.2 译码器和编码器第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用1 1、码制变换译码器、码制变换译码器功能：将一种码制变换成另一种码制。功能：将一种码制变换成另一种码制。例如：将例如：将4 4位二进制码位二进制码B B3 3B B2 2B B1 1B B0 0变换为变换为GrayGray码码G G3 3G G2 2G G1 1G G0 0。20第七章 中规模通用集成电路及其应用1、码制变换译码器功能：将1 1、二进制译码器、二进制译码器能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。特特点点 二进制译码器一般具有二进制译码器一般具有n n个输入端、个输入端、2 2n n个输出端和一个个输出端和一个(或多个或多个)使能输入端；使能输入端；使能输入端为有效电平时，对应每一组输使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出入代码，仅一个输出端为有效电平，其余输出端为无效电平。端为无效电平。有有效效电电平平可可以以是是高高电电平平(称称为为高高电电平平译译码码)，也可以是低电平也可以是低电平(称为低电平译码称为低电平译码)。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用211、二进制译码器能将n个输入变量变换成2n个输出函数，且输出第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用（1 1）2-42-4译码器设计原理译码器设计原理22第七章 中规模通用集成电路及其应用（1）2-4译码器设计原理第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用（2 2）3-83-8译码器设计译码器设计方案方案1 1：用与非门实现：用与非门实现方案方案2 2：用：用2-42-4译码器扩展译码器扩展23第七章 中规模通用集成电路及其应用（2）3-8译码器设计方案 常常见见的的MSIMSI二二进进制制译译码码器器有有2-42-4线线(2(2输输入入4 4输输出出)译译码码器器、3-83-8线线(3(3输入输入8 8输出输出)译码器和译码器和4-164-16线线(4(4输入输入1616输出输出)译码器等。译码器等。图图(a)(a)、(b)(b)所所示示分分别别是是7413874138型型3-83-8线线译译码码器器的的管管脚脚排排列列图图和和逻辑符号。逻辑符号。（3 3）典型芯片）典型芯片 图中，图中，A A2 2、A A1 1、A A0 0-输入端；输入端；-输出端；输出端；-使能端。使能端。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用24 常见的MSI二进制译码器有2-4线(2输入4输出)译7413874138译码器真值表译码器真值表0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 0 0 01 0 0 0 01 0 0 0 11 0 0 0 11 0 0 1 01 0 0 1 01 0 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 d d d d 0 d d d d d 1 d d d d 1 d d d 输输 出出 输输 入入 S S1 1 A A2 2 A A1 1 A A0 0 可可见见，当当 时，无无论A A2 2、A A1 1和和A A0 0取取何何值，输出出 中有且中有且仅有一个有一个为0(0(低低电平有效平有效)，其余都是，其余都是1 1。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用2574138译码器真值表0 1 1 1 1 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用二进制译码器在数字系统中的应用非常广泛，计算机二进制译码器在数字系统中的应用非常广泛，计算机系统的典型应用如实现存储器的地址译码、控制器中系统的典型应用如实现存储器的地址译码、控制器中的指令译码。的指令译码。除此之外，在数字系统中还可以用译码器实现各种组除此之外，在数字系统中还可以用译码器实现各种组合逻辑电路。合逻辑电路。26第七章 中规模通用集成电路及其应用二进制译码器在数字系统中的第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用例例7.57.5 用译码器用译码器7413874138和适当的与非门实现全减器的功能。和适当的与非门实现全减器的功能。全全减减器器：能能实实现现对对被被减减数数、减减数数及及来来自自相相邻邻低低位位的的借借位位进进行减法运算，产生本位差及向高位借位的逻辑电路。行减法运算，产生本位差及向高位借位的逻辑电路。差差D Di i向高位向高位借位借位G Gi i全全 减减 器器被减数被减数A Ai i减数减数B Bi i低位借位低位借位G Gi-1i-1解：解：设被减数用设被减数用A Ai i表示、减数用表示、减数用B Bi i表示、来自低位的借位表示、来自低位的借位用用G Gi-1i-1表示、差用表示、差用D Di i表示、向相邻高位的借位用表示、向相邻高位的借位用G Gi i表示。表示。27第七章 中规模通用集成电路及其应用例7.5 用译码器7413全减器真值表全减器真值表 1 01 0 0 00 0 0 00 0 1 11 1 1 0 01 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1 1 0 00 0 1 11 1 1 11 1 0 10 1 0 0 00 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 输输 出出 D Di i G Gi i 输输 入入 A Ai i B Bi i G Gi-1i-1 输输 出出 D Di i G Gi i 输输 入入 A Ai i B Bi i G Gi-1i-1 由真值表可写出差数由真值表可写出差数D Di i和借位和借位G Gi i的逻辑表达式为：的逻辑表达式为：根根据据全全减减器器的的功功能能，可可得得到到全全减减器器的的真真值值表表如如下下表表所示。所示。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用28全减器真值表 1 0 0 0 0 0 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用例例7.6 7.6 用译码器和与非门实现逻辑函数用译码器和与非门实现逻辑函数29第七章 中规模通用集成电路及其应用例7.6 用译码器和与非门3 3二二-十进制译码器十进制译码器 功能：功能：将将4 4位位BCDBCD码的码的1010组代码翻译成组代码翻译成1010个十进制数字符号对应的输出信号。个十进制数字符号对应的输出信号。例例如如，常常用用芯芯片片74427442是是一一个个将将84218421码码转转换换成成十十进进制制数数字字的的译译码码器器，芯芯片引脚图和逻辑符号如下。片引脚图和逻辑符号如下。该该译译码码器器的的输输出出为为低低电电平平有有效效。其其次次，对对于于84218421码码中中不不允允许许出出现现的的6 6个个非非法法码码(1010(10101111)1111)，译译码码器器输输出出端端 均均无无低低电电平平信信号号产产生生，即即译码器对这译码器对这6 6个非法码拒绝翻译。个非法码拒绝翻译。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用303二-十进制译码器 功能：将4位BCD码的10组代码翻译成 功功能能:数数字字显显示示译译码码器器是是驱驱动动显显示示器器件件(如如荧荧光光数数码码管管、液液晶晶数数码码管管等等)的的核核心心部部件件，它它可可以以将将输输入入代代码码转转换换成成相相应应数数字，并在数码管上显示出来。字，并在数码管上显示出来。4 4数字显示译码器数字显示译码器 常常用用的的数数字字显显示示译译码码器器有有器器七七段段数数字字显显示示译译码码器器和和八八段段数字显示译码器。数字显示译码器。例例如如，中中规规模模集集成成电电路路74LS4774LS47，是是一一种种常常用用的的七七段段显显示示译译码码器器，该该电电路路的的输输出出为为低低电电平平有有效效，即即输输出出为为0 0时时，对对应应字字段段点点亮亮；输输出出为为1 1时时对对应应字字段段熄熄灭灭。该该译译码码器器能能够够驱驱动动七七段段显显示示器器显显示示0 01515共共1616个个数数字字的的字字形形。输输入入A A3 3、A A2 2、A A1 1和和A A0 0接接收收4 4位位二二进进制制码码，输输出出Q Qa a、Q Qb b、Q Qc c、Q Qd d、Q Qe e、Q Qf f和和Q Qg g分分别别驱驱动动七七段段显显示器的示器的a a、b b、c c、d d、e e、f f和和g g段。段。(教材中给出的教材中给出的74LS4874LS48的输出为高电平有效。的输出为高电平有效。)第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用31 功能:数字显示译码器是驱动显示器件(如荧光数码管、液第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用二、编码器二、编码器 功能：功能：编码器的功能恰好与译码器相反，是对输入信号按一定规律进行编排，使每组输出代码具有其特定的含义。类型类型二-十进制编码器(BCD码编码器)优先编码器1 1二二-十进制编码器十进制编码器 (1)(1)功能：功能：将十进制数字09分别编码成4位BCD码。32第七章 中规模通用集成电路及其应用二、编码器 功能：编码器的这种编码器由10个输入端代表10个不同数字，4个输出端代表相应BCD代码。结构框图如下：(2)(2)结构框图结构框图二十进制编码器09BCD码 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用注意：注意：二-十进制编码器的输入信号是互斥的，即任何时候只允许一个输入端为有效信号。最常见的有8421码编码器，例如，按键式8421码编码器。33这种编码器由10个输入端代表10个不同数字，4个输出端代2 2优先编码器优先编码器(1)(1)功功能能：识别输入信号的优先级别，选中优先级别最高的一个进行编码，实现优先权管理。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。它与上述二-十进制编码器的最大区别是，优先先编码器器的的各各个个输入入不不是是互互斥斥的的，它它允允许多多个个输入入端端同同时为有效信号。有效信号。优先编码器的每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产生相应的输出代码。(2)(2)典型芯片：典型芯片：MSI优先编码器74LS148。342优先编码器(1)功能：识别输入信号的优先级别，选中 多多路路选择器器和和多多路路分分配配器器是是数数字字系系统中中常常用用的的中中规模模集集成成电路路。其其基基本本功功能能是是完完成成对多多路路数数据据的的选择与与分分配配、在在公公共共传输线上上实现多多路路数数据据的的分分时传送送。此此外外，还可可完完成成数数据据的的并并串串转换、序序列列信信号号产生生等等多多种种逻辑功功能能以以及及实现各种各种逻辑函数功能。函数功能。多多路路选择器器(Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多多路路输入入、单路路输出出的的组合合逻辑电路路。一、多路选择器一、多路选择器 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用7.2.3 7.2.3 多路选择器和多路分配器多路选择器和多路分配器 35 多路选择器和多路分配器是数字系统中常用的中规模集成电1 1逻辑特性特性 (1)(1)逻逻辑辑功功能能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。(2)(2)构成思想构成思想 多路选择器的构成思想相当于一个单刀多掷开关，即第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用输入 输出 D0D1Dn-1F361逻辑特性 (1)逻辑功能：从多路输入中选中某一第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用由选择控制信号（或称为地址）决定选择哪路数据输出。如四选一数据选择器：D D0 0 D D1 1 D D2 2 D D3 3F FA AB BE E37第七章 中规模通用集成电路及其应用由选择控制信号（或称为地址第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用用四选一数据选择器扩展为八选一的数据选择器D D0 0 D D1 1 D D2 2 D D3 3F FA AB BE ED D0 0 D D1 1 D D2 2 D D3 3F FA AB BE ED D0 0 D D1 1 D D2 2 D D3 3D D4 4 D D5 5 D D6 6 D D7 7A A2 21 111F FA A0 0A A1 138第七章 中规模通用集成电路及其应用用四选一数据选择器扩展为八2 2典型芯片典型芯片 常常见见的的MSIMSI多多路路选选择择器器有有4 4路路选选择择器器、8 8路路选选择择器器和和1616路路选选择器。择器。(1)(1)四路数据选择器四路数据选择器7415374153 图图(a)(a)、(b)(b)是是型型号号为为7415374153的的双双4 4路路选选择择器器的的管管脚脚排排列列图图和和逻逻辑辑符符号号。该该芯芯片片中中有有两两个个4 4路路选选择择器器。其其中中，D D0 0D D3 3为为数数据输入端；据输入端；A A1 1、A A0 0为选择控制端；为选择控制端；Y Y为输出端；为输出端；G G为使能端。为使能端。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用392典型芯片 常见的MSI多路选择器有4路选择器、8(2)(2)四路数据选择器四路数据选择器7415374153的功能表的功能表 7415374153的功能表的功能表 D0 D1 D2 D3 D0 d d dd D1 d d d d D2 d d d d D3 0 0 0 1 1 0 1 1 输 出 Y 数 据 输 入 D0 D1 D2 D3 选择控制输入 A1 A(3)74153(3)74153的输出函数表达式的输出函数表达式 式式中中，m mi i为为选选择择变变量量A A1 1、A A0 0组组成成的的最最小小项项，D Di i为为i i端端的的输输入入数数据据，取值等于取值等于0 0或或1 1。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用40(2)四路数据选择器74153的功能表 74153的功能表 类似地，可以写出类似地，可以写出2 2n n路选择器的输出表达式为路选择器的输出表达式为 式式中中，m mi i为为选选择择控控制制变变量量A An-1n-1，A An-2n-2，A A1 1，A A0 0组组成成的的最最小项；小项；D Di i为为2 2n n路输入中的第路输入中的第i i路数据输入，取值路数据输入，取值0 0或或1 1。3 3应用举例应用举例 多多路路选选择择器器除除完完成成对对多多路路数数据据进进行行选选择择的的基基本本功功能能外外，在逻辑设计中主要用来实现各种逻辑函数功能。在逻辑设计中主要用来实现各种逻辑函数功能。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用41 类似地，可以写出2n路选择器的输出表达式为 式例例 用多路选择器实现以下逻辑函数的功能：用多路选择器实现以下逻辑函数的功能：F(A,B,C)=m(2,3,5,6)F(A,B,C)=m(2,3,5,6)解解 由于给定函数为一个三变量函数故可采用由于给定函数为一个三变量函数故可采用8 8路数据选路数据选择器实现其功能，假定采用择器实现其功能，假定采用8 8路数据选择器路数据选择器7415274152实现。实现。方方案案：将将变变量量A A、B B、C C依依次次作作为为8 8路路数数据据选选择择器器的的选选择择变变量，令量，令8 8路数据选择器的路数据选择器的 D D0 0=D=D1 1=D=D4 4=D=D7 7=0=0，而，而D D2 2=D=D3 3=D=D5 5=D=D6 6=1=1即可。即可。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用42例 用多路选择器实现以下逻辑函数的功能：解 由于给用用8 8路选择器实现给定函数的逻辑电路图，如下图所示。路选择器实现给定函数的逻辑电路图，如下图所示。上上述述方方案案给给出出了了用用具具有有n n个个选选择择控控制制变变量量的的多多路路选选择择器器实实现现n n个变量函数的一般方法。个变量函数的一般方法。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用43用8路选择器实现给定函数的逻辑电路图，如下图所示。例例 假定采用假定采用4 4路数据选择器实现逻辑函数路数据选择器实现逻辑函数 F(A,B,C)=m(2,3,5,6)F(A,B,C)=m(2,3,5,6)解解 首首先先从从函函数数的的3 3个个变变量量中中任任选选2 2个个作作为为选选择择控控制制变变量量，然后再确定选择器的数据输入。然后再确定选择器的数据输入。假假定定选选A A、B B与与选选择择控控制制端端A A1 1、A A0 0相相连连，则则可可将将函函数数F F的的表达式表示成如下形式：表达式表示成如下形式：第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用44 例 假定采用4路数据选择器实现逻辑函数 解 显显然然，要要使使4 4路路选选择择器器的的输输出出W W与与函函数数F F相相等等，只只需需 、。据据此此，可可作作出出用用4 4路路选选择择器器7415374153实现给定函数功能的逻辑电路图。实现给定函数功能的逻辑电路图。据此，可作出实现给定函数功能的逻辑电路如下图所示。据此，可作出实现给定函数功能的逻辑电路如下图所示。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用45 显然，要使4路选择器的输出W与函数F相等，只需 例例 用用4 4路选择器实现路选择器实现4 4变量逻辑函数变量逻辑函数 F(A,B,C,D)=m(0,2,3,7,8,9,10,13)F(A,B,C,D)=m(0,2,3,7,8,9,10,13)的逻辑功能的逻辑功能。解解 用用4 4路选择器实现该函数时，应从函数的路选择器实现该函数时，应从函数的4 4个变量中个变量中选出选出2 2个作为个作为MUXMUX的选择控制变量。原则上讲，这种选择是任的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。意的，但选择合适时可使设计简化。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用46 例 用4路选择器实现4变量逻辑函数 选用变量选用变量A A和和B B作为选择控制变量作为选择控制变量 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用47 选用变量A和B作为选择控制变量 第七章 中规模通用集成 选用变量选用变量C C和和D D作为选择控制变量作为选择控制变量 由由上上述述可可见见，用用n n个个选选择择控控制制变变量量的的MUXMUX实实现现n+2n+2个个以以上上变变量量的的函函数数时时，MUXMUX的的数数据据输输入入函函数数D Di i一一般般是是2 2个个或或2 2个个以以上上变变量量的的函函数数。函函数数D Di i的的复复杂杂程程度度与与选选择择控控制制变变量量的的确确定定相相关关，只只有有通通过过对各种方案的比较，才能从中得到最简单而且经济的方案。对各种方案的比较，才能从中得到最简单而且经济的方案。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用C CD D48 选用变量C和D作为选择控制变量 由上述可第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用MUXMUXD D0 0.D D7 7A A2 2 A A1 1 A A0 0F F例例7.117.11：用用8 8路路数数据据选选择择器器和和3-83-8译译码码器器构构造造一一个个3 3位位二二进进制数等值比较器。制数等值比较器。A AB BC CX Y ZX Y Z1 01 0译译码码器器S S1 1 S S2 2 S S3 3A A2 2A A1 1A A0 0Y Y0 0.Y Y7 7F F49第七章 中规模通用集成电路及其应用MUXD0A2 A1 A二、多路分配器二、多路分配器 多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用 多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。如图所示为4路分配器的逻辑符号。50二、多路分配器 多路分配器(Demultiplexer)图中，D为数据输入端，A1、A0为选择控制输入端，f0 f3为数据输出端。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用输入 输出 F0F1Fn-1D51图中，D为数据输入端，A1、A0为选择控制输入端，f0 四路分配器的功能如下表所示。四路分配器功能表 D 0 0 0D 0 0 0 0 D 0 00 D 0 0 0 0 D 00 0 D 0 0 0 0 D0 0 0 D 0 00 0 0 10 1 1 01 0 1 11 1 f f0 0 f f1 1 f f2 2 f f3 3 A A1 1 A A0 0 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用 由功能表可知，4路分配器的输出表达式为 式中，mi(i=03)是选择控制变量的4个最小项。；52 四路分配器的功能如下表所示。四路分配器功能表 D 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用可以用译码器实现数据分配的功能：可以用译码器实现数据分配的功能：例如用例如用2-42-4译码器实现四路数据分配器译码器实现四路数据分配器 A B EA B EY Y3 3 Y Y2 2 Y Y1 1 Y Y0 0A B A B D DF F3 3 F F2 2 F F1 1 F F0 0 53第七章 中规模通用集成电路及其应用可以用译码器实现数据分配的第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用数据分配器的应用数据分配器的应用 例例如如：数数据据分分配配器器与与数数据据选选择择器器联联合合使使用用，可可以以实实现现多多路路数据分时传送。数据分时传送。D D0 0.D D7 7F F0 0.F F7 7A B CA B CMUXMUXA A2 2 A A1 1 A A0 0F FD D0 0.D D7 7DEMUXDEMUXA A2 2 A A1 1 A A0 0D DF F0 0.F F7 754第七章 中规模通用集成电路及其应用数据分配器的应用 例如：数7.3 7.3 常用中规模时序逻辑电路常用中规模时序逻辑电路 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用数字系统中最典型的时序逻辑电路是计数器计数器和寄存器寄存器。7.3.1 7.3.1 计数器计数器广义地说，计数器是一种能在输入信号作用下依次通过预定状态的时序逻辑电路。1 1什么是计数器？什么是计数器？就常用的集成电路计数产品而言，可以对其定义如下：计数器计数器：是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称作“计数脉冲”。计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将将一一次次循循环环所所包包含含的的状状态态总总数数称称为计数器的为计数器的“模模”。557.3 常用中规模时序逻辑电路 第七章 中规模通用集成电路及2 2计数器的种类计数器的种类 计数器的种类很多，通常有不同的分类方法。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用同步计数器同步计数器异步计数器异步计数器工工作作方方式式（1 1）按按功功能能（3 3）按按进进位位制制（2 2）二进制计数器二进制计数器十进制计数器十进制计数器任意进制计数器任意进制计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器562计数器的种类 计数器的种类很多，通常有不同的分 3 3功能功能 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用一般具有计数、保存、清除、预置计数、保存、清除、预置等功能。4 4常用集成同步计数器常用集成同步计数器 7416174161：四位二进制同步加法计数器：四位二进制同步加法计数器7419174191：单时钟四位二进制同步可逆计数器：单时钟四位二进制同步可逆计数器7419074190：单时钟十进制同步可逆计数器：单时钟十进制同步可逆计数器7419374193：双时钟四位二进制可逆计数器：双时钟四位二进制可逆计数器7419274192：双时钟十进制同步可逆计数器：双时钟十进制同步可逆计数器57 3功能 第七章 中规模通用集成电路及其应用一（1 1）7419374193的管脚排列图及逻辑符号的管脚排列图及逻辑符号 5.5.典型芯片典型芯片 -四位二进制同步可逆计数器四位二进制同步可逆计数器7419374193 74193 74193管脚排列图及逻辑符号分别如图管脚排列图及逻辑符号分别如图(a)(a)、(b)(b)所示。所示。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用58（1）74193的管脚排列图及逻辑符号 5.典型芯片 74 （2 2）引脚功能）引脚功能 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用59（2）引脚功能 第七章 中规模通用集成电路及其应用59 （3 3）功能表）功能表 表表中中，CLRCLR为为高高电电平平，计计数数器器清清“0”“0”；为为低低电电平平，计计数数器器预预置置D D、C C、B B、A A输输入入值值；计计数数脉脉冲冲由由CPCPU U 端端输输入入时时，累累加加计数；计数脉冲由计数；计数脉冲由CPCPD D端输入时，累减计数。端输入时，累减计数。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用60 （3）功能表 表中，CLR为高电平，计数器清“0（4 4）使用使用7419374193可以构成任意进制的计数器可以构成任意进制的计数器例例7.12 7.12 使用使用7419374193构成模构成模1010的加法计数器。的加法计数器。00000000000100010010001000110011010001000101010101100110011101111000100010011001 当当10101010时，使时，使Q QD DQ QC CQ QB BQ QA A清零。清零。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用10101010 当当10101010时，使时，使Q QD DQ QC CQ QB BQ QA A置零。置零。61（4）使用74193可以构成任意进制的计数器例7.12 使第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用1 1CPCP1 1&CPCP1 10 00 0 0 00 0 0 0&方案方案1 1：方案方案2 2：思考：模模1010减法计数器。减法计数器。62第七章 中规模通用集成电路及其应用1CP1&CP100 0第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用例例7.13 7.13 使用使用7419374193构成模构成模1212减法计数器。减法计数器。0000000000010001001000100011001101000100011101111000100010011001解：设计数器的初始状态为解：设计数器的初始状态为Q QD DQ QC CQ QB BQ QA A=0000=0000，变化序列如下：，变化序列如下：011001100101010110101010101110111111111163第七章 中规模通用集成电路及其应用例7.13 使用74193第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用1 0 1 11 0 1 1cpcp1 10 0&64第七章 中规模通用集成电路及其应用1 0 1 1cp1第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用 使使用用计计数数器器的的进进位位输输出出或或借借位位输输出出脉脉冲冲作作为为计计数数脉脉冲冲，将多个四位计数器进行级联，即可构成模大于将多个四位计数器进行级联，即可构成模大于1616的计数器。的计数器。例例如如，将将两两片片7419374193进进行行级级联联，即即可可构构成成一一个个模模为为256256的的减法计数器，亦可构成模为减法计数器，亦可构成模为256256的加法计数器。的加法计数器。1 1CPCP1 1Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0Q Q7 7 Q Q6 6 Q Q5 5 Q Q4 41 1CPCP1 11 11 1Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0Q Q7 7 Q Q6 6 Q Q5 5 Q Q4 465第七章 中规模通用集成电路及其应用 使用计数器的进位输例例7.14 7.14 使用使用7419374193构成模（构成模（147147）1010加法计数器。加法计数器。解：计数规律解：计数规律0 01 12 2146146147=(1001 0011)147=(1001 0011)2 2 当当D D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 0=(10010011)=(10010011)2 2时，清时，清0 0。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用66例7.14 使用74193构成模（147）10加法计数器。解第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用 当当D D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 0=(10010011)=(10010011)2 2时，置时，置0 0。1 1D D3 3 D D2 2 D D1 1 D D0 0D D7 7 D D6 6 D D5 5 D D4 41 1CPCP0 0 0 00 0 0 00 0 0 00 0 0 0&CLR=0CLR=067第七章 中规模通用集成电路及其应用 当D7D6D5D4D36.6.集成异步计数器集成异步计数器第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用7429074290：二：二-五五-十进制加法计数器十进制加法计数器7429374293：双时钟二进制加法计数器：双时钟二进制加法计数器74290芯片的引脚及逻辑符号如下图：686.集成异步计数器第七章 中规模通用集成电路及其应用742第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用（1 1）7429074290的功能表的功能表输输 入入输输 出出R0AR0BR9AR9BCPQDQCQBQA110dd000011d0d0000dd11d1001d0d0计数计数0d0d计数计数0dd0计数计数d00d计数计数 异步清零异步清零 异步置异步置9 9 计数计数69第七章 中规模通用集成电路及其应用（1）74290的功能表输第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用计数功能计数功能模模2 2计数器计数器模模5 5计数器计数器模模1010计数器计数器70第七章 中规模通用集成电路及其应用计数功能模2计数器模5计数（2 2）使用）使用7429074290可以构成任意进制的计数器可以构成任意进制的计数器例7.15 用集成异步计数器74290设计一个模8加法计数器。当当Q QD DQ QC CQ QB B=100=100时，使时，使Q QD DQ QC CQ QB BQ QA A清零。清零。第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用00000001001000110111011001000101100071（2）使用74290可以构成任意进制的计数器例7.15 用集寄存器：数字系统中用来存放数据或运算结果的一种常用逻辑部件。功能：中规模集成电路寄存器除了具有接收数据、保存数据和传送数据等基本功能外，通常还具有左、右移位，串、并输入，串、并输出以及预置、清零等多种功能，属于多功能寄存器。7.3.2 7.3.2 寄存器寄存器 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用数码寄存器（基本寄存器）数码寄存器（基本寄存器）锁存器锁存器移位寄存器移位寄存器左移左移右移右移双向移位寄存器双向移位寄存器72寄存器：数字系统中用来存放数据或运算结果的一种常用逻辑部第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用1.1.左移移位寄存器左移移位寄存器分析：分析：（Q QD DQ QC CQ QB BQ QA A)=1011)=1011需要在四个时钟脉冲下将需要在四个时钟脉冲下将10111011输入。输入。Q QD D Q QC C Q QB B Q QA A D DSLSL CP CP 0 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 0 0 1 0 2 1 0 2 0 0 0 0 1 1 0 1 3 0 1 3 0 0 1 1 0 0 1 1 4 1 1 4 1 1 0 0 1 1 1 173第七章 中规模通用集成电路及其应用1.左移移位寄存器分析：（第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用同步时钟方程同步时钟方程CPCPD D=CP=CPC C=CP=CPB B=CP=CPA A=CP=CP激励方程激励方程D DA A=D=DSLSL，D DB B=Q=QA A ，D DC C=Q=QB B，D DD D=Q=QC C设计：设计：Q QQ Q1D C11D C1Q QQ Q1D C11D C1Q QQ Q1D C11D C1Q QQ Q1D C11D C1Q QD D Q QC C Q QB B Q QA A cpDSLD2D3D4D1RDD2RDRDRDCr&A74第七章 中规模通用集成电路及其应用同步时钟方程CPD=CPC2.2.右移移位寄存器右移移位寄存器D DA A=Q=QB B，D DB B=Q=QC C，D DC C=Q=QD D ，D DD D=D=DSRSR第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用Q QQ Q1D C11D C1Q QQ Q1D C11D C1Q QQ Q1D C11D C1Q QQ Q1D C11D C1DSRQ QD D Q QC C Q QB B Q QA A cpD2D3D4D1&ARDRDRDCrRD752.右移移位寄存器DA=QB，DB=QC，DC=QD，3.3.双向移位寄存器双向移位寄存器第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用将左移和右移结合在一起，用变量将左移和右移结合在一起，用变量x x进行控制。进行控制。当x=0，左移D DA A=D=DSLSL，D DB B=Q=QA A ，D DC C=Q=QB B，D DD D=Q=QC C当x=1时，右移D DA A=Q=QB B，D DB B=Q=QC C ，D DC C=Q=QD D，D DD D=D=DSRSR 次态方程可写成：次态方程可写成：763.双向移位寄存器第七章 中规模通用集成电路及其应用将左移和 （1 1）7419474194的管脚排列图和逻辑符号的管脚排列图和逻辑符号 74194 74194共有共有1010个输入，个输入，4 4个输出。个输出。中规模集成电路寄存器的种类很多，例如，74194型是一种常用的4位双向移位寄存器。4 4、典型芯片典型芯片 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用77（1）74194的管脚排列图和逻辑符号 74194共有1（2 2）引脚功能）引脚功能 第七章第七章 中规模通用集成电路及其应用中规模通用集成电路及其应用78（2）引脚功能 第七章 中规模通用集成电路及其应用78（3 3）功能表）功能表 从从功功能能表表可可知知，双双向向移移位位寄寄存存器器在在S S1 1S S0 0和和 的的控控制制下下可可完完成成数数据据的的并并行行输