计算机的逻辑部件课件

第二章第二章 计算机的逻辑部件计算机的逻辑部件复习布尔代数基础知识、逻辑门、时序逻辑电路复习布尔代数基础知识、逻辑门、时序逻辑电路的相关知识的相关知识计算机中常用的组合逻辑电路计算机中常用的组合逻辑电路阵列逻辑电路阵列逻辑电路教学内容教学内容本章重难点本章重难点重点：常用逻辑电路的功能、原理重点：常用逻辑电路的功能、原理难点：难点：ALUALU原理原理第二章 计算机的逻辑部件复习布尔代数基础知识、逻辑门、时序逻12.1 2.1 三种基本逻辑操作及布尔代数的基本公式三种基本逻辑操作及布尔代数的基本公式一一.基本逻辑运算基本逻辑运算 1.1.与：与：2.2.或：或：3.3.非：非：2.1 三种基本逻辑操作及布尔代数的基本公式一.基本逻辑运算2二、基本公式：二、基本公式：变换律变换律 A+B=B+A A*B=B*AA+B=B+A A*B=B*A 结合律结合律 A+(B+C)=(A+B)+C A*(B*C)=(A*B)*CA+(B+C)=(A+B)+C A*(B*C)=(A*B)*C 分配律分配律 A+B*C=(A+B)*(A+C)A*(B+C)=A*B+A*CA+B*C=(A+B)*(A+C)A*(B+C)=A*B+A*C 吸收律吸收律 A+A*B=A A*(A+B)=AA+A*B=A A*(A+B)=A 第二吸收律第二吸收律 反演律反演律 包含律包含律重叠律重叠律 A+A=A A*A=AA+A=A A*A=A互补律互补律 0-10-1律律 0+0+A=A 1*A=A 0*A=0 1+A=1A=A 1*A=A 0*A=0 1+A=1二、基本公式：3代数化简法代数化简法卡诺图化简法卡诺图化简法2.2 2.2 逻辑函数的化简逻辑函数的化简 任何复杂的逻辑运算都可以通过任何复杂的逻辑运算都可以通过基本逻辑操作基本逻辑操作“与与”、“或或”、“非非”来实现。实现这三种基本逻辑操作的电路是来实现。实现这三种基本逻辑操作的电路是三三种基本门电路种基本门电路：“与与”门、门、“或或”门、门、“非非”门（反相门）。门（反相门）。2.3 2.3 逻辑门的实现逻辑门的实现代数化简法2.2 逻辑函数的化简 42.4 2.4 计算机中常见的组合逻辑电路计算机中常见的组合逻辑电路一、加法器一、加法器1.1.半加器半加器(不考虑进位不考虑进位)半加器半加器XnYnHn两数码为两数码为X Xn n、Y Yn n,半加和为半加和为H Hn nXnYnHn000011101110真值表真值表异或门异或门反相器、反相器、或非门或非门(P19)2.4 计算机中常见的组合逻辑电路一、加法器XnYnHn两52.2.全加器全加器(1)(1)一位全加器一位全加器全加器全加器XnYnCn-1FnCnXnXn、YnYn、Cn-1Cn-1FnFn和和 CnCn进位进位特点：输入均取特点：输入均取反，输出也均为反，输出也均为反码反码2.全加器XnYnCn-1FnCnXn、Yn、Cn-1特点6(2)(2)串行多位加法器串行多位加法器 XnYnCn-1CnFnX X1 1Y1F1C0C1XnYnCn-1CnFnX2Y2XnYnCn-1CnFnXnYnCn-1CnFnC2C3C4X3Y3X4Y4F2F3F4n n个全加器个全加器相连可得相连可得n n位加法器位加法器，但加法时间较长，因为，但加法时间较长，因为位间进位是串行传送的，位间进位是串行传送的，本位全加和本位全加和F Fi i必须必须等等低位进位低位进位C Ci-1i-1来来到后才能进行，加法时间与位数有关。到后才能进行，加法时间与位数有关。如何提高加法器工作如何提高加法器工作速度呢？速度呢？解决办法之一：只有改变进位逐位传送的路径，解决办法之一：只有改变进位逐位传送的路径，采用采用“超前进位产生电路超前进位产生电路”，来同时产生各位进位，从而实现快速，来同时产生各位进位，从而实现快速加法，加法，这种加法器称为这种加法器称为“超前进位加法器超前进位加法器”。(2)串行多位加法器 Xn YnX1 Y1 7（3 3）超前进位加法器）超前进位加法器超前进位的主要目标超前进位的主要目标：使使C C1 1、C C2 2、C C3 3、C C4 4同时产生而不是依次产生。同时产生而不是依次产生。如何使如何使C C1 1、C C2 2、C C3 3、C C4 4同时产生？同时产生？进位产生Gi进位传递Piv按照按照C1、C2表达式的含义，可以写出表达式的含义，可以写出C3、C4表达式：表达式：P20 （3）超前进位加法器超前进位的主要目标：进位产生进位传递按照8如何将C1改写成“与或非”式？采用同样的方法可将采用同样的方法可将C C2 2、C C3 3、C C4 4改写成改写成“与或非与或非”式。式。(P P2121)如何将C1改写成“与或非”式？采用同样的方法可将C2、C3、9由上式画出由上式画出“超前进位产生电路超前进位产生电路”及及“四位超前进位加法四位超前进位加法器器”的逻辑图如下：的逻辑图如下：只要只要X X1 1X X4 4,Y,Y1 1Y Y4 4和和C C0 0同时同时到来，就可几乎到来，就可几乎同时形成同时形成C C1 1C C4 4和和F F1 1F F4 4由上式画出“超前进位产生电路”及“四位超前进位加法器”的逻辑10超前进位加法器的超前进位加法器的进位产生和进位传递函数进位产生和进位传递函数具有具有哪些特点哪些特点？经证明有：经证明有：超前进位加法器的进位产生和进位传递函数具有哪些特点？经证明有11二、二、ALUALU部件（部件（A Arithmetic and rithmetic and l logical ogical u unitnit）ALUALU是一种功能较强的组合电路。它能是一种功能较强的组合电路。它能实实现多种算术运算和逻辑运算现多种算术运算和逻辑运算。ALUALU的基本组合的基本组合逻辑结构是逻辑结构是超前进位加法器超前进位加法器，通过改变加法，通过改变加法器的器的G Gi i和和P Pi i来获得多种运算能力来获得多种运算能力。下面通过介绍国际流行的美国下面通过介绍国际流行的美国SN74181SN74181型型四位四位ALUALU中规模集成电路来介绍中规模集成电路来介绍ALUALU的原理的原理。二、ALU部件（Arithmetic and logica121.1.逻辑图逻辑图(P P2222)1.逻辑图(P22)132 2、输入、输入/输出信号输出信号A A0 0A A3 3、B B0 0B B3 3：参加运算的两个数参加运算的两个数S S0 0S S3 3 ：选择控制端选择控制端-选择不同的算术和逻辑运算选择不同的算术和逻辑运算M M：状态控制端，为高电平执行逻辑运算；为低电状态控制端，为高电平执行逻辑运算；为低电 平执行算术运算平执行算术运算C Cn n ：ALUALU的最低进位位的最低进位位F F0 0F F3 3：ALUALU的运算结果的运算结果C Cn+4n+4 ：ALUALU最高位产生的进位最高位产生的进位G G、P P：ALUALU的进位产生与传递的进位产生与传递2、输入/输出信号143.3.功能表能执行功能表能执行1616种算术、种算术、1616种逻辑运算种逻辑运算(P P2222)。加：算术加加：算术加+:+:逻辑加（或）逻辑加（或）3.功能表能执行16种算术、16种逻辑运算(P22)。加：15(1(1）令）令ALUALU的的“二与或非门二与或非门”（1 1 4 4）及）及“三与或非门三与或非门”（5 5 8 8）的输出分别为）的输出分别为P Pi i、G Gi i.P Pi i=？G Gi i=？(2(2）P Pi i与与G Gi i之间有什么关系之间有什么关系？经经证明证明同样有右边的等式成立同样有右边的等式成立因此可以把因此可以把G Gi i、P Pi i看成是以看成是以X Xi i、Y Yi i为输入的进位为输入的进位产生产生函数的函数的“与与”门门和进位传递和进位传递函数的函数的“或或”门。门。4 4、ALUALU功能分析功能分析(1）令ALU的“二与或非门”（14）及“三与或非门”（516returnreturn17（3 3）X Xi i、Y Yi i与与 A Ai i、B Bi i的对应关系如下：的对应关系如下：上式中上式中S S3 3S S2 2S S1 1S S0 0一旦确定，一旦确定，X Xi i、Y Yi i 同同A Ai i、B Bi i的关的关系就可确定。系就可确定。例：例：S S3 3S S2 2S S1 1S S0 0=HLLH=HLLH时（时（10011001）则：则：于是以于是以A Ai i、B Bi i为输入为输入的结构复杂的的结构复杂的ALUALU可改可改为以为以X Xi i、Y Yi i为输入的结为输入的结构简单的电路。构简单的电路。（3）Xi、Yi与 Ai、Bi的对应关系如下：上式中S3S18下面讨论它的逻辑功能下面讨论它的逻辑功能（1 1）M ML L1 1）异或门）异或门G G2121、G G2323、G G2525、G G2727输出为？输出为？2 2）G G1313 G G1616、G G1919的输出为？的输出为？下面讨论它的逻辑功能（1）ML2）G13G16、G19的193）G22、G24、G26、G28的输出为？结论：结论：也就是说，电路输出F3F0:是X3X0及Y3Y0及低位进位Cn全加和的反码3）G22、G24、G26、G28的输出为？结论：也就20四位加法器0 1 23 F0 F1 F2 F3 X0 Y0 X1 Y1 X2 Y2 X3 Y3CnCn+4综上所述，对于正逻辑综上所述，对于正逻辑M ML L时，时，ALUALU是以是以X X3 3 X X0 0、Y Y3 3 Y Y0 0及及C Cn n为输入，输出接一为输入，输出接一组反相器的组反相器的4 4位快速加法器。位快速加法器。四位加法器 F0 F1 F2 F3 X0 21（2）MHG13G16输出均为1，位间不发生关系。F0F3为：F0 F1 F2 F3X0 Y0 X1 Y1 X2 Y2 X3 X3 ALUALU是以是以X Xi i、Y Yi i 为输入的异或非门为输入的异或非门。（2）MHG13G16输出均为1，位间不发生关系。225.5.ALUALU功能表的分析功能表的分析例1：当M=L、Cn=0、S3S2S1S0=0110时，ALU完成什么功能？解：Pi=？Gi=？Fi=？Xi=？Yi=？结论：当M=L、Cn=0、S3S2S1S0=0110时，ALU完成的功能是：F=A减B5.ALU功能表的分析例1：当M=L、Cn=0、S3S2S123例2：当M=L、Cn=1、S3S2S1S0=1001时，ALU完成什么功能？解：Pi=？Gi=？Fi=？Xi=？Yi=？结论：当M=L、Cn=1、S3S2S1S0=1001时，ALU完成的功能是：F=A加B例2：当M=L、Cn=1、S3S2S1S0=1001时，AL24例例3 3：当：当M=HM=H、S S3 3S S2 2S S1 1S S0 0=1011=1011时，时，ALUALU完成什么功能？完成什么功能？解：解：X Xi i、Y Yi i与与A Ai i、B Bi i的关系如何？的关系如何？Fi=？结论：当M=H、S3S2S1S0=1011时，ALU完成的功能是：F=AB例3：当M=H、S3S2S1S0=1011时，ALU完成什么25例4：当M=H、S3S2S1S0=1000时，ALU完成什么功能？解：Xi、Yi与Ai、Bi的关系如何？Fi=？结论：当M=H、S3S2S1S0=1000时，ALU完成的功能是：F=+B例4：当M=H、S3S2S1S0=1000时，ALU完成什么266.6.用用4 4片片7418174181电路可组成电路可组成1616位位ALUALUC Cn n C Cn+4n+4C Cn n C Cn+4n+4C Cn n C Cn+4n+4C Cn n C Cn+4n+4CnCn0123片内进位快速，但片间进位是逐片传递的，片内进位快速，但片间进位是逐片传递的，由此形成由此形成F F0 0 F F1515的时间还是比较长。的时间还是比较长。若把若把1616位位ALUALU中的每四位作为一组，用位间快速进位的中的每四位作为一组，用位间快速进位的形成方法来实现形成方法来实现1616位位ALUALU中中“组间快速进位组间快速进位”，那么就能，那么就能得到得到1616位快速位快速ALUALU。6.用4片74181电路可组成16位ALUCn Cn+27C16 C12 C8 C4分析：组内并行、组间并行分析：组内并行、组间并行 设设1616位加法器，位加法器，4 4位一组，分为位一组，分为4 4组：组：4位位4位位4位位4位位 第第4组组 第第3组组 第第2组组 第第1组组C16 C13 C12 C9 C8 C5 C4 C1C0C16 C12 28 1 1）第）第1 1组进位逻辑式组进位逻辑式组内：组内：C1=G1+P1C0 C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0组间：组间：C4=G4+P4G3+P4P3G2+P4P3P2G1 +P4P3P2P1C0GIPI所以所以 C CI I=G GI I+P PI IC C0 0组间进位传递函数组间进位产生函数 1）第1组进位逻辑式GIPI所以 CI=GI 29 2 2）第）第2 2组进位逻辑式组进位逻辑式组内：组内：C5=G5+P5CIC6=G6+P6G5+P6P5CIC7=G7+P7G6+P7P6G5+P7P6P5CI组间：组间：C8=G8+P8G7+P8P7G6+P8P7P6G5+P8P7P6P5CIGP所以所以 C C=G=G+P+PC CI I 2）第2组进位逻辑式GP所以 C=G 30 3 3）第）第3 3组进位逻辑式组进位逻辑式组内：组内：C9=G9+P9CC10=G10+P10G9+P10P9CC11=G11+P11G10+P11P10G9+P11P10P9C组间：组间：C12=G12+P12G11+P12P11G10+P12P11P10G9+P12P11P10P9CGP所以所以 C C=G G+P P C C 3）第3组进位逻辑式GP所以 C=G 31 4 4）第）第4 4组进位逻辑式组进位逻辑式组内：组内：C13=G13+P13CC14=G14+P14G13+P14P13CC15=G15+P15G14+P15P14G13+P15P14P13C 组间：组间：C16=G16+P16G15+P16P15G14+P16P15P14G13+P16P15P14P13CGP所以 C=G+PC 4）第4组进位逻辑式GP所以 C=G 325 5）各组间进位逻辑）各组间进位逻辑CI=GI+PIC0C=G+PCIC=G+PCC=G+PC=G+PGI+PPIC0 =G+PG+PPGI+PPPIC0 =G+PG+PPG+PPPGI+PPPPIC0 5）各组间进位逻辑=G+PGI+PPIC033CoCCoC7 7）进位传递过程？）进位传递过程？6 6）结构示意）结构示意组间进位链组间进位链A8.A5 B8.B5A4.A1 B4.B1A12.A9 B12.B9A16.A13 B16.B13G P G P G P GI PI C3 1C15 13 C11 9 C7 5 C C CI A8.A5 B8.B5A4.A1 B4.B1A12.A9 B12.B9A16.A13 B16.B13G P G P G P GI PI C3 1 C C CI C15 13 C11 9 C7 5 41161312985Ai、Bi、C0G、P.GI、PI、C31C C、C C、C C、C CI IC C15131513、C C119119、C C7575 CoCCoC7）进位传递过程？3474181:74181:实现算术逻辑运算及实现算术逻辑运算及组内并行组内并行。7418274182：接收了组间的辅助函数后，产生组间：接收了组间的辅助函数后，产生组间 的并行进位信号的并行进位信号C CIIIIII 、C CIIII 、C CI I，分分 别将其送到各小组的加法器上别将其送到各小组的加法器上一个一个1616位的位的ALUALU部件，要实现组内并行，组间并行运部件，要实现组内并行，组间并行运算算。所需器件为：所需器件为：7418174181芯片四块，芯片四块，7418274182一块一块。GIIIPIIIGIIPIIGIPIGIVPIV 7418274181741817418174181CIIICIICIC0CIV74181:实现算术逻辑运算及组内并行。一个16位的AL35三、译码器：（三、译码器：（P P2525）输入：输入：n n个个输出：输出：2 2n n三、译码器：（P25）输入：n个36四、数据选择器：四、数据选择器：（P26）M M选一（选一（n n个地址控制端子）个地址控制端子）M=2M=2n n四、数据选择器：（P26）M选一（n个地址控制端子）372.5 2.5 时序逻辑电路时序逻辑电路 时序逻辑电路不但与当前的输入状态有关，而且还与电路以时序逻辑电路不但与当前的输入状态有关，而且还与电路以前的输入状态有关。时序电路内必须有存储信息的记忆元件前的输入状态有关。时序电路内必须有存储信息的记忆元件-触触发器发器。2.2.常用的常用的F/FF/F RS RS、D D、JKJK、T T、TT1.1.触发方式：触发方式：(1)(1)电位触发：由电位触发：由00或或11电平直接触发电平直接触发 (2)(2)边沿触发：有正跳变（上升沿）触发或负跳变边沿触发：有正跳变（上升沿）触发或负跳变 （下降沿）触发（下降沿）触发 (3)(3)主从触发：主从分级触发，主要用于组成计数器主从触发：主从分级触发，主要用于组成计数器 一一.触发器触发器2.5 时序逻辑电路 时序逻辑电路不但与当前的输38二、寄存器和移位寄存器二、寄存器和移位寄存器（P30）寄存器寄存器是计算机的一个重要部件，用于暂存数据、是计算机的一个重要部件，用于暂存数据、指令等。它指令等。它由触发器和一些控制门组成由触发器和一些控制门组成。在寄存器中，。在寄存器中，常用的是正边沿触发常用的是正边沿触发D D触发器和锁存器。触发器和锁存器。计数器是计算机、数字仪表中常用的一种电路。计数器是计算机、数字仪表中常用的一种电路。计数计数器按时钟作用方式来分，有器按时钟作用方式来分，有同步计数器同步计数器和和异步计数器异步计数器两两大类。大类。计数器按计数顺序来分，有二进制、十进制两大类计数器按计数顺序来分，有二进制、十进制两大类三、计数器三、计数器二、寄存器和移位寄存器（P30）寄存器是计算机的一392.6 2.6 阵列逻辑电路阵列逻辑电路 阵列逻辑电路近年来得到了迅速的发展。阵列逻辑电路近年来得到了迅速的发展。“阵列阵列”是指逻辑是指逻辑元件在硅芯片上以阵列形式排列元件在硅芯片上以阵列形式排列，这种电路具有设计方便、芯片这种电路具有设计方便、芯片面积小、产品成品率高、用户自编程、减少系统的硬件规模等优面积小、产品成品率高、用户自编程、减少系统的硬件规模等优点点。常见的阵列逻辑电路有：常见的阵列逻辑电路有：读写存储器读写存储器(random access memoryrandom access memory，简称简称RAM)RAM)只读存储器只读存储器(read only memoryread only memory，简称简称ROM)ROM)可编程序逻辑阵列可编程序逻辑阵列(programmable logic arrayprogrammable logic array，简称简称PLA)PLA)可编程序阵列逻辑可编程序阵列逻辑(programmable array logicprogrammable array logic，简称简称PAL)PAL)通用阵列逻辑通用阵列逻辑(general array logicgeneral array logic，简称简称GAL)GAL)门阵列门阵列(gate arraygate array，简称简称GA)GA)宏单元阵列宏单元阵列(macrocell arraymacrocell array，简称简称MA)MA)可编程门阵列可编程门阵列(programmable gate arrayprogrammable gate array，简称简称PGA)PGA)一般把除读写存储器的阵列逻辑电路统称为可编程序逻辑器件一般把除读写存储器的阵列逻辑电路统称为可编程序逻辑器件(programmable logic devicesprogrammable logic devices，简称简称PLD)PLD)。在本节中将介绍在本节中将介绍ROMROM，PALPAL，PLAPLA，GALGAL，GAGA，MAMA和和PGAPGA等器件。等器件。2.6 阵列逻辑电路 阵列逻辑电路近40一、只读存储器一、只读存储器 ROM(PROM(P3434)ROM ROM 的结构的结构只读存储器只读存储器(read only memoryread only memory，简称简称ROM)ROM)也是一类重要的阵列也是一类重要的阵列逻辑电路。在计算机中，常常要存储固定的信息逻辑电路。在计算机中，常常要存储固定的信息(如监控程序、函数、如监控程序、函数、常数等常数等)。ROMROM主要由主要由全译码的地址译码器全译码的地址译码器和和存储单元体存储单元体组成组成，前者前者是一种是一种“与与”阵列（组成全部地址的最小项阵列（组成全部地址的最小项 ），后者后者则是则是“或或”阵列阵列，它们都以阵列形式排列。它们都以阵列形式排列。存储体中写入的信息是由用户事先存储体中写入的信息是由用户事先决定的，因此是决定的，因此是“用户可编程用户可编程”的，而地址译码器则是的，而地址译码器则是“用户不可用户不可编程编程”的。的。ROMROM的类型的类型1 1）EPROMEPROM：熔丝型；熔丝型；一次熔断，不能更改。一次熔断，不能更改。（2 2）EEPROMEEPROM（E E2 2PROMPROM）：）：紫外线擦除或电擦除型，紫外线擦除或电擦除型，可反复修改。可反复修改。MROMMROM：掩模型，制造厂掩模型，制造厂商制造时同时做好。商制造时同时做好。一、只读存储器 ROM(P34)ROM 的结构 41 熔丝型熔丝型8*48*4ROMROM原理图：原理图：熔丝型8*4ROM原理图：42 ROMROM结构的另一种表示形式：结构的另一种表示形式：ROM结构的另一种表示形式：43二、可编程序逻辑阵列二、可编程序逻辑阵列 PLA(PPLA(P3636)可编程序逻辑阵列可编程序逻辑阵列(programmable logic arrayprogrammable logic array，简称简称PLA)PLA)是是ROMROM的变种，也可以说是一种新型的的变种，也可以说是一种新型的ROMROM。它和它和ROMROM不同之处是不同之处是PLAPLA的与阵列、或阵列都是用户可的与阵列、或阵列都是用户可编程的编程的。PLAPLA在组成控制器、存储固定函数以及实现随在组成控制器、存储固定函数以及实现随机逻辑中有广泛的应用。机逻辑中有广泛的应用。下面通过把一张信息表（表下面通过把一张信息表（表2.12.1）存入）存入PLAPLA的过程的过程来说明它的原理。来说明它的原理。二、可编程序逻辑阵列 PLA(P36)可编程44将将F Fi i中每个不同的乘积项都用中每个不同的乘积项都用P Pi i表示表示1.1.信息表信息表2.2.写出写出F Fi i的与或式的与或式将Fi中每个不同的乘积项都用Pi表示1.信息表2.写出Fi的453.P0P7=？思考题：思考题：P Pi i相当于相当于ROMROM阵列阵列中的哪种逻辑？中的哪种逻辑？F Fi i相当于相当于ROMROM阵列阵列中的哪种逻辑？中的哪种逻辑？3.P0P7=？思考题：464.4.将信息存入将信息存入PLAPLA阵列中阵列中将将P Pi i存入存入PLAPLA的与阵列中（二极管组成的与阵列）的与阵列中（二极管组成的与阵列）将将F Fi i存入存入PLAPLA的或阵列中（三极管组成的或阵列）的或阵列中（三极管组成的或阵列）问题1：当I0=1时、F0=？当I0=0时、F0=？问题2：当I3I2I1I0=1011时，F0F7=？问题3：相对于ROM来说，PLA具有哪些特点？4.将信息存入PLA阵列中问题1：问题2：当I3I2I1I0475.PLA5.PLA器件的电路图器件的电路图问题：问题：（1 1）输入、）输入、输出和输出和P P项分项分别是多少个别是多少个？(2(2）存储阵）存储阵列是多大？列是多大？(3(3）异或门）异或门的输入端通的输入端通过熔丝接地过熔丝接地具有哪些作具有哪些作用？用？5.PLA器件的电路图问题：48例1：若 ，如何利用图2.28所示的PLA器件生成逻辑函数F？（其中Pi是关于I0I15逻辑与运算）解：选用两片PLA的F0生成逻辑函数F：将第一片的F0异或门输出端熔丝烧断将第二片的F0异或门输出端熔丝烧断将第一、二片的F0做“线与”并记为F画逻辑图F例1：若 ，如何利用图2.49例例2 2：利用：利用PLAPLA电路实现具有二电路实现具有二-十进制（十进制（BCDBCD码）输出及循环码输码）输出及循环码输出的十进制计数器。出的十进制计数器。1 1）利用四个正沿）利用四个正沿D D触发器作为计数元件，触发器作为计数元件，D DA A=？D DB B=？D DC C=？D DD D=？0001111000011110触发器A的次态的卡诺图1001100110同理有：2 2）D DA A、D DB B、D DC C、D DD D表达式中不同的因子用表达式中不同的因子用P Pi i表示表示例2：利用PLA电路实现具有二-十进制（BCD码）输出及循环503 3）循环码）循环码K K、L L、M M、N N、P=P=？3）循环码K、L、M、N、P=？514 4）将）将P Pi i项存入项存入PLAPLA与逻辑中；将与逻辑中；将D DA AD DD D、W W、X X、Y Y、Z Z、K K、L L、M M、N N、P P存入存入PLAPLA或逻辑：或逻辑：问题：当QDQCQBQA=0101,下一个时钟的上升沿到来后，WXYZ=？KLMNP=？0101011001100110111104）将Pi项存入PLA与逻辑中；将DADD、W、X、Y、Z52三、可编程序阵列逻辑三、可编程序阵列逻辑 PAL(PPAL(P4040)可编程序阵列逻辑可编程序阵列逻辑(programmable array logicprogrammable array logic，简称简称PAL)PAL)也是也是ROMROM的变种，它和的变种，它和ROMROM不同处是不同处是PALPAL的的与阵与阵列是用户可编程的列是用户可编程的，而，而或阵列是用户不可编程的或阵列是用户不可编程的。PALPAL在计算机中也有广泛的应用。在计算机中也有广泛的应用。三、可编程序阵列逻辑 PAL(P40)可编程53计算机的逻辑部件课件54四、通用阵列逻辑四、通用阵列逻辑 GAL(PGAL(P4141)通用阵列逻辑通用阵列逻辑(general array logicgeneral array logic，简称简称GAL)GAL)是一种比是一种比PALPAL功能更强的阵列逻辑电路。功能更强的阵列逻辑电路。在它的输出有一个逻辑宏单元，通在它的输出有一个逻辑宏单元，通过对它的编程，可以获得多种输出形式过对它的编程，可以获得多种输出形式，从而使功能大大增强。，从而使功能大大增强。四、通用阵列逻辑 GAL(P41)通用阵列逻辑(55计算机的逻辑部件课件56计算机的逻辑部件课件57五、门阵列五、门阵列(GA)GA)、宏单元阵列宏单元阵列(MA)MA)、标准单元阵列标准单元阵列(SCA)(PSCA)(P4444)门阵列门阵列(gate arraygate array，简称简称GA)GA)是一种逻辑功能很强的阵列逻辑电是一种逻辑功能很强的阵列逻辑电路。在芯片上制作了排成阵列形式的门电路，路。在芯片上制作了排成阵列形式的门电路，根据用户需要对门根据用户需要对门阵列中的门电路进行互连设计，再通过集成电路制作工艺来实现阵列中的门电路进行互连设计，再通过集成电路制作工艺来实现互连，以实现所需的逻辑功能。互连，以实现所需的逻辑功能。宏单元阵列宏单元阵列(macrocell arraymacrocell array，简称简称MA)MA)是一种比是一种比GAGA功能更强、集功能更强、集成度更高的阵列电路，成度更高的阵列电路，在芯片上排列成阵列的除门电路外还有触在芯片上排列成阵列的除门电路外还有触发器、加法器、寄存器以及发器、加法器、寄存器以及ALUALU等。等。标标准准单单元元阵阵列列又又称称为为多多元元胞胞阵阵列列(p01ycellarray)p01ycellarray)，它它以以预预先先设设计计好好的的功功能能单单元元(称称为为标标准准单单元元或或多多元元胞胞)为为基基础础，这这些些单单元元可可以以是是门门、触触发发器器或或有有一一定定功功能能的的功功能能块块(如如加加法法器器)。在在标标准准单单元元阵阵列列中中，所所有有单单元元都都是是根根据据用用户户逻逻辑辑图图的的需需要要安安排排在在芯芯片片上上，没没有有浪浪费，费，所以不是半用户器件，而是用户器件所以不是半用户器件，而是用户器件。五、门阵列(GA)、宏单元阵列(MA)、标准单元阵列(SCA58六、可编程序门阵列六、可编程序门阵列(PGA)(PPGA)(P5252)可编程门阵列可编程门阵列(programmable gate arrayprogrammable gate array，简称简称PGA)PGA)是一种集编程设计灵活和宏单元阵列于一体的高是一种集编程设计灵活和宏单元阵列于一体的高密度电路密度电路。它与。它与GAGA，MAMA的一个区别在于，的一个区别在于，PGAPGA内部按阵内部按阵列分布的宏单元块都是用户可编程的。即用户所需逻列分布的宏单元块都是用户可编程的。即用户所需逻辑可在软件支持下，由用户自己装入来实现的，而无辑可在软件支持下，由用户自己装入来实现的，而无需集成电路制造工厂介入，并且这种装入是可以修改需集成电路制造工厂介入，并且这种装入是可以修改的，因而其的，因而其连接十分灵活连接十分灵活。它它主主要要由由四四个个部部分分组组成成：(1)(1)可可编编程程序序逻逻辑辑宏宏单单元元(CLB)CLB)。(2)(2)可可编编程程序序输输入入输输出出宏宏单单元元(10(10B)B)。(3)(3)互连资源。互连资源。(4)(4)重构逻辑的程序存储器。重构逻辑的程序存储器。六、可编程序门阵列(PGA)(P52)可编程门59作业作业1.1.若加法器的进位链小组信号为若加法器的进位链小组信号为C C4 4C C3 3C C2 2C C1 1,低位来的进位低位来的进位信号为信号为C C0 0，请按并行进位方法写出请按并行进位方法写出C C4 4C C3 3C C2 2C C1 1的逻辑表达的逻辑表达式。式。2.741812.74181是采用是采用（1 1）进位方式的进位方式的4 4 位并行加法器，位并行加法器，7418274182是实现是实现（2 2）进位的进位逻辑。若某计算机进位的进位逻辑。若某计算机系统系统字长为系统系统字长为6464位，每位，每4 4位构成一个小组，每小组位构成一个小组，每小组构成一个大组，为实现小组内并行，大组内并行，大构成一个大组，为实现小组内并行，大组内并行，大组间串行进位方式，共需要组间串行进位方式，共需要（3 3 ）片片7418174181和和（4 4）片片74182.74182.3.3.由由7418174181ALUALU组成的运算器所以能提供高速运算，是组成的运算器所以能提供高速运算，是因为它设置了因为它设置了（5 5）和和（6 6）两个本位超前进两个本位超前进位输出端，如果将此两输出端送往位输出端，如果将此两输出端送往（7 7）部件，部件，又可实现又可实现（8 8）之间的超前进位。之间的超前进位。.解释解释-ALUALU5.5.分析分析M S3S2S1S0 Cn=010010时，ALU完成什么功能？6.P6.P5858-2.10-2.10作业1.若加法器的进位链小组信号为C4C3C2C1,低位来的60