集成电路制造工艺流程课件

国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理1第一章第一章 集成电路制造工艺流程集成电路制造工艺流程 集成电路（集成电路（Integrated Circuit）制造工艺是集成电路实制造工艺是集成电路实现的手段，也是集成电路设计的基现的手段，也是集成电路设计的基础。础。1第一章 集成电路制造工艺流程 集成电路（Int国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理21.无生产线集成电路设计技术随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度革新工艺、提高集成度和速度。设计工作由有生产线集成电路设计有生产线集成电路设计到无生无生产线集成电路设计产线集成电路设计的发展过程。无生产线无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。引言引言21.无生产线集成电路设计技术随着集成电路发展的过程，其发展国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理32.代客户加工（代工）方式芯片设计单位和工艺制造单位的分离芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式代客户加工（简称代工）方式。代工方式已成为集成电路技术发展的一个重要特征重要特征。引言引言32.代客户加工（代工）方式芯片设计单位和工艺制造单位的分国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理43.PDK文件首先，代工单位代工单位将经过前期开发确定的一套工艺工艺设计文件设计文件PDK（Pocess Design Kits)通过因特网传送给设计单位。PDK文件包括：工艺电路模拟用的器件的器件的SPICESPICE（Simulation Program with IC Emphasis）参参数数，版图设计用的层次定义层次定义，设计规则设计规则，晶体管、晶体管、电阻、电容等元件和通孔（电阻、电容等元件和通孔（VIAVIA）、焊盘等基本）、焊盘等基本结构的版图结构的版图，与设计工具关联的设计规则检查设计规则检查（DRCDRC）、参数提取（）、参数提取（EXTEXT）和版图电路对照）和版图电路对照（LVSLVS）用的文件。）用的文件。引言引言43.PDK文件首先，代工单位将经过前期开发确定的一套工艺国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理54.电路设计和电路仿真设计单位设计单位根据研究项目研究项目提出的技术指标技术指标，在自己掌握的电路与系统知识电路与系统知识的基础上，利用PDK提供的工艺数据工艺数据和CAD/EDACAD/EDA工具工具，进行电路设计、电电路设计、电路仿真（或称模拟）和优化、版图设计、设计规路仿真（或称模拟）和优化、版图设计、设计规则检查则检查DRCDRC、参数提取和版图电路图对照、参数提取和版图电路图对照LVSLVS，最终生成通常称之为GDS-GDS-格式的版图文件格式的版图文件。再通过因特网传送到代工单位。引言引言54.电路设计和电路仿真设计单位根据研究项目提出的技术指标国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理65.掩模与流片代工单位代工单位根据设计单位提供的GDS-GDS-格式格式的版图版图数据数据，首先制作掩模（制作掩模（MaskMask），将版图数据定义的图形固化到铬板等材料的一套掩模上。一张掩模一方面对应于版图设计中的一层的图形，另一方面对应于芯片制作中的一道或多道工艺。在一张张掩模的参与下，工艺工程师完成芯片的芯片的流水式加工流水式加工，将版图数据定义的图形最终有序的将版图数据定义的图形最终有序的固化到芯片上固化到芯片上。这一过程通常简称为“流片流片”。引言引言65.掩模与流片代工单位根据设计单位提供的GDS-格式的国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理7 代工（代工（FoundryFoundry）厂家）厂家很多，如：n无锡上华（0.6/0.5 mCOS和4 mBiCMOS工艺)n上海先进半导体公司(1 mCOS工艺)n首钢NEC(1.2/0.18 mCOS工艺)n上海华虹NEC(0.35 mCOS工艺)n上海中芯国际(8英寸晶圆0.25/0.18 mCOS工艺)引言引言6.代工工艺7 代工（Foundry）厂家很多，如：引言6.代工工国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理8 代工（代工（FoundryFoundry）厂家）厂家很多，如：n宏力 8英寸晶圆0.25/0.18 mCMOS工艺n华虹 NEC 8英寸晶圆0.25mCMOS工艺n台积电(TSMC)在松江筹建 8英寸晶圆0.18 mCMOS工艺n联华(UMC)在苏州筹建 8英寸晶圆0.18 mCMOS工艺等等。引言引言6.代工工艺8 代工（Foundry）厂家很多，如：引言6.代工工国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理97.境外代工厂家一览表97.境外代工厂家一览表国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理10nF&F(Fabless and Foundry)模式n工业发达国家通过组织无生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，而取得成效。n这种芯片工程芯片工程通常由大学或研究所作为龙头单位负责人员培训、技术指导、版图汇总、组织芯片的工艺实现，性能测试和封装。大学教师、研究生、研究机构、中小企业作为工程受益群体，自愿参加，并付一定费用。引言引言8.芯片工程与多项目晶圆计划10F&F(Fabless and Foundry)模式 引国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理118.芯片工程与多项目晶圆计划Relation of F&F(无生产线与代工的关系无生产线与代工的关系)118.芯片工程与多项目晶圆计划Relation of F国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理12n多项目晶圆多项目晶圆MPWMPW（multi-project wafer)技术服务是一种国际科研和大学计划的流行方式。nMPW技术把几到几十种工艺上兼容的芯片拼装到一个宏芯片（宏芯片（Macro-ChipMacro-Chip）上然后以步进的方式排列到一到多个晶圆上，制版和硅片加工费用由几十种芯片分担，极大地降低芯片研制成本，在一个晶圆上可以通过变换版图数据交替布置多种宏芯片。引言引言8.芯片工程与多项目晶圆计划12多项目晶圆MPW（multi-project wafer国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理13代工单位与其他单位关系图代工单位与其他单位关系图13代工单位与其他单位关系图国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理14集成电路制造工艺分类集成电路制造工艺分类1.双极型工艺（双极型工艺（bipolar）2.MOS工艺工艺3.BiMOS工艺工艺14集成电路制造工艺分类1.双极型工艺（bipolar）国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理151-1 双极集成电路典型的双极集成电路典型的PN结隔离工艺结隔离工艺151-1 双极集成电路典型的PN结隔离工艺国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理16 思考题思考题1.需要几块光刻掩膜版需要几块光刻掩膜版(mask)?2.每块掩膜版的作用是什么？每块掩膜版的作用是什么？3.器件之间是如何隔离的？器件之间是如何隔离的？4.器件的电极是如何引出的？器件的电极是如何引出的？5.埋层的作用？埋层的作用？16 思考题1国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理17 双极集成电路的基本制造工艺，可以粗双极集成电路的基本制造工艺，可以粗略的分为两类：一类为在元器件间要做隔离略的分为两类：一类为在元器件间要做隔离区。隔离的方法有多种，如区。隔离的方法有多种，如PN结隔离结隔离，全介全介质隔离质隔离及及PN结结-介质混合隔离介质混合隔离等。另一类为等。另一类为器件间的自然隔离。器件间的自然隔离。典型典型PN结隔离工艺是实现集成电路制结隔离工艺是实现集成电路制造的最原始工艺，迄今为止产生的各种双极造的最原始工艺，迄今为止产生的各种双极型集成电路制造工艺型集成电路制造工艺都是在此工艺基础上改都是在此工艺基础上改进而来的。进而来的。17 双极集成电路的基本制造工艺，可以粗略的国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理1.1.1典型典型PN结隔离工艺流程结隔离工艺流程埋层光埋层光刻刻衬底准衬底准备备氧氧化化埋层扩埋层扩散散生长外生长外延延隔离光隔离光刻刻基区光基区光刻刻基区扩散、再基区扩散、再分布（氧化）分布（氧化）隔离扩散、隔离扩散、推进推进(氧化氧化)发射区发射区光刻光刻发射区扩发射区扩散、氧化散、氧化引线孔引线孔光刻光刻淀积淀积金属金属光刻压光刻压焊点焊点氧氧化化合金化及合金化及后工序后工序反刻反刻金属金属淀积钝化淀积钝化层层1.1.1典型PN结隔离工艺流程埋层光刻衬底准备氧化埋层扩散国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理191.1.1 工艺流程工艺流程P-Sub衬底准备（衬底准备（P型）型）光刻光刻n+埋层区埋层区氧化氧化n+埋层区注入埋层区注入 清洁表面清洁表面191.1.1 工艺流程P-Sub衬底准备（P型）光刻n+国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理20P-Sub1.1.1 工艺流程工艺流程（续（续1）生长生长n-外延外延 隔离氧化隔离氧化 光刻光刻p+隔离区隔离区p+隔离注入隔离注入 p+隔离推进隔离推进N+N+N-N-20P-Sub1.1.1 工艺流程（续1）生长n-外延隔国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理211.1.1 工艺流程工艺流程（续（续2）光刻硼扩散区光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散硼扩散 氧化氧化211.1.1 工艺流程（续2）光刻硼扩散区P-SubN+国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理221.1.1 工艺流程工艺流程（续（续3）光刻磷扩散区光刻磷扩散区磷扩散磷扩散氧化氧化P-SubN+N+N-N-P+P+P+PP221.1.1 工艺流程（续3）光刻磷扩散区磷扩散氧化国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理231.1.1 工艺流程工艺流程（续（续4）光刻引线孔光刻引线孔清洁表面清洁表面P-SubN+N+N-N-P+P+P+PP231.1.1 工艺流程（续4）光刻引线孔清洁表面P-S国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理241.1.1 工艺流程工艺流程（续（续5）蒸镀金属蒸镀金属反刻金属反刻金属P-SubN+N+N-N-P+P+P+PP241.1.1 工艺流程（续5）蒸镀金属反刻金属P-Su国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理251.1.1 工艺流程工艺流程（续（续6）钝化钝化P-SubN+N+N-N-P+P+P+PP光刻钝化窗口光刻钝化窗口后工序后工序251.1.1 工艺流程（续6）钝化P-SubN+N+N-国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理261.1.2 光刻掩膜版汇总光刻掩膜版汇总埋层区埋层区隔离墙隔离墙硼扩区硼扩区磷扩区磷扩区 引线孔引线孔金属连线金属连线钝化窗口钝化窗口GND Vi Vo VDDTR261.1.2 光刻掩膜版汇总埋层区隔离墙硼扩区磷扩区国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理271.1.3 外延层电极的引出外延层电极的引出欧姆接触电极：欧姆接触电极：金属与参杂浓度较低的外延金属与参杂浓度较低的外延层相接触易形成整流接触层相接触易形成整流接触（金半接触势垒二极管）（金半接触势垒二极管）。因此，。因此，外延层电极引出处应增加浓扩散。外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB271.1.3 外延层电极的引出欧姆接触电极：金属与参杂浓度国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理281.1.4 埋层的作用埋层的作用1.减小串联电阻减小串联电阻（集成电路中的各个电极均从（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。上表面引出，外延层电阻率较大且路径较长。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB2.减小寄生减小寄生pnp晶体管的影响晶体管的影响（第二章介绍）（第二章介绍）281.1.4 埋层的作用1.减小串联电阻（集成电路中的各个国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理291.1.5 隔离的实现隔离的实现1.P+隔离扩散要扩穿外延层，与隔离扩散要扩穿外延层，与p型衬底连型衬底连通。通。因此，将因此，将n型外延层分割成若干个型外延层分割成若干个“岛岛”。2.P+隔离接电路最低电位，隔离接电路最低电位，使使“岛岛”与与“岛岛”之间形成两个背靠背的反偏二极管。之间形成两个背靠背的反偏二极管。N+N+N-epiPN-epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiSiO2P+P+P+SiO2N-epiPPN+N+N+N+CECEBB钝化层钝化层291.1.5 隔离的实现1.P+隔离扩散要扩穿外延层，与p国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理301.1.6 练习练习 1 描述描述PN结隔离结隔离双极工艺的流程及光双极工艺的流程及光刻掩膜版的作用；刻掩膜版的作用；2 说明埋层的作用。说明埋层的作用。301.1.6 练习 1 描述PN结隔离双极工艺国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理311.2 N阱硅栅阱硅栅CMOS集成电路制造工艺集成电路制造工艺311.2 N阱硅栅CMOS集成电路制造工艺国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理32 思考题思考题1.需要几块光刻掩膜版？各自的作用是什么？需要几块光刻掩膜版？各自的作用是什么？2.什么是局部氧化（什么是局部氧化（LOCOS)？（Local Oxidation of Silicon)3.什么是硅栅自对准什么是硅栅自对准(Self Aligned)？4.N阱的作用是什么？阱的作用是什么？5.NMOS和和PMOS的源漏如何形成的？的源漏如何形成的？32 国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理3333国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理3434国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理1.2.1 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程 （参考参考P阱硅栅阱硅栅CMOS工艺流程）工艺流程）场区光场区光刻刻衬底准衬底准备备生长生长SiO2和和Si3N4N阱光刻、注入、阱光刻、注入、推进推进生长生长SiO2和和Si3N4N管场区光刻、管场区光刻、注入注入阈值电压调整区光刻、阈值电压调整区光刻、注入注入清洁有源区表面、清洁有源区表面、长栅氧长栅氧场区氧化场区氧化(局部局部氧化氧化)多晶淀积、参杂、多晶淀积、参杂、光刻光刻N管管LDD光刻、光刻、注入注入P+有源区光刻、有源区光刻、注入注入P管管LDD光刻、光刻、注入注入N+有源区光刻、有源区光刻、注入注入BPSG淀淀积积接触孔光接触孔光刻刻N+接触孔光刻、接触孔光刻、注入注入淀积金属淀积金属1、反、反刻刻淀积绝缘介淀积绝缘介质质通孔孔光通孔孔光刻刻淀积金属淀积金属2、反刻反刻淀积钝化层、淀积钝化层、光刻光刻侧墙氧化物淀积、侧侧墙氧化物淀积、侧墙腐蚀墙腐蚀1.2.1 N阱硅栅CMOS工艺主要流程 （参考国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理361.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程1.1.衬底准备衬底准备P P+/P/P外延片外延片P P型单晶片型单晶片361.2.2 N阱硅栅CMOS工艺主要流程1.衬底准备P国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理37P-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程2.氧化、光刻氧化、光刻N-阱阱(nwell)37P-Sub1.2.2 N阱硅栅CMOS工艺主要流程2.国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理38N阱P-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程3.N-阱注入，阱注入，N-阱推进阱推进,退火，清洁表面退火，清洁表面38N阱P-Sub1.2.2 N阱硅栅CMOS工艺主要流程国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理39P-SubN阱1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程4.长薄氧、长氮化硅、光刻场区长薄氧、长氮化硅、光刻场区(active反版反版)39P-SubN阱1.2.2 N阱硅栅CMOS工艺主要流程国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理40P-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程5.场区氧化（场区氧化（LOCOS）,清洁表面清洁表面(场区氧化前可做场区氧化前可做N管场区注入和管场区注入和P管场区管场区注入）注入）40P-Sub1.2.2 N阱硅栅CMOS工艺主要流程5.国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理41P-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程6.栅氧化栅氧化,淀积多晶硅，反刻多晶淀积多晶硅，反刻多晶（polysiliconpoly)41P-Sub1.2.2 N阱硅栅CMOS工艺主要流程6.国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理42P-SubP-SubP-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程7.P+active注入注入（Pplus）（硅栅自对准）硅栅自对准）42P-SubP-SubP-Sub1.2.2 N阱硅栅CMO国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理43P-SubP-SubP-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程8.N+active注入注入（Nplus Pplus反版）反版）（硅栅自对准）硅栅自对准）43P-SubP-SubP-Sub1.2.2 N阱硅栅CMO国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理44P-SubP-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程9.淀积淀积BPSG，光刻接触孔，光刻接触孔(contact)，回流回流44P-SubP-Sub1.2.2 N阱硅栅CMOS工艺主要国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理45P-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程10.蒸镀金属蒸镀金属1，反刻金属，反刻金属1（metal1)45P-Sub1.2.2 N阱硅栅CMOS工艺主要流程10国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理46P-SubP-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程11.绝缘介质淀积，平整化，光刻通孔绝缘介质淀积，平整化，光刻通孔(via)46P-SubP-Sub1.2.2 N阱硅栅CMOS工艺主要国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理47P-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程12.蒸镀金属蒸镀金属2，反刻金属，反刻金属2（metal2)47P-Sub1.2.2 N阱硅栅CMOS工艺主要流程12国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理48P-Sub1.2.2 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程13.钝化层淀积，平整化，光刻钝化窗孔钝化层淀积，平整化，光刻钝化窗孔(pad)48P-Sub1.2.2 N阱硅栅CMOS工艺主要流程13国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理491.2.3 N阱硅栅阱硅栅CMOS工艺工艺 光刻掩膜版汇总简图光刻掩膜版汇总简图N阱阱有源区有源区多晶多晶 Pplus Nplus接触孔接触孔金属金属1通孔通孔金属金属2PAD491.2.3 N阱硅栅CMOS工艺 光国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理501.2.4 局部氧化的作用局部氧化的作用2.减缓表面台阶减缓表面台阶3.减小表面漏电流减小表面漏电流P-SubN-阱阱1.提高场区阈值电压提高场区阈值电压501.2.4 局部氧化的作用2.减缓表面台阶3.减小国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理511.2.5 硅栅自对准的作用硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用在硅栅形成后，利用硅栅的遮蔽作用来形成来形成MOS管的沟道区，使管的沟道区，使MOS管的沟道管的沟道尺寸更精确，寄生电容更小。尺寸更精确，寄生电容更小。P-SubN-阱阱511.2.5 硅栅自对准的作用 在硅栅形成国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理521.2.6 MOS管衬底电极的引出管衬底电极的引出 NMOS管和管和PMOS管的衬底电极都从管的衬底电极都从上表面引出，由于上表面引出，由于P-Sub和和N阱的参杂浓度阱的参杂浓度都较低，为了避免整流接触，电极引出处都较低，为了避免整流接触，电极引出处必须有浓参杂区。必须有浓参杂区。P-SubN-阱阱521.2.6 MOS管衬底电极的引出 N国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理1.2.7 LDD注入注入 在在P+（N+）有源区）有源区注入前可以进行注入前可以进行LDD注注入，以便减小短沟道效入，以便减小短沟道效应和热载流子效应。应和热载流子效应。用用Pplus版光刻后进行版光刻后进行PMOS管管LDD注入，注入，用用Nplus版光刻后进行版光刻后进行NMOS管管LDD注入，注入，都是以光刻胶膜作为注入遮蔽膜。都是以光刻胶膜作为注入遮蔽膜。LDD注入之后，先制作侧墙，然后再进行注入之后，先制作侧墙，然后再进行P+（N+）有源区光刻、注入。）有源区光刻、注入。1.2.7 LDD注入 在P+（N+）有源区注国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理1.2.8 接触孔掺杂接触孔掺杂 为了改善有源区接触孔特性，为了改善有源区接触孔特性，在光刻接触在光刻接触孔之后、回流之前，孔之后、回流之前，用用Nplus 版光刻，对接触孔进行版光刻，对接触孔进行N+注入注入 用用Pplus 版光刻，对接触孔进行版光刻，对接触孔进行P+注入注入1.2.8 接触孔掺杂 为了改善有源区接触孔特国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理1.2.9 其它其它MOS工艺简介工艺简介双层多晶：双层多晶：易做多晶电容、多晶电阻、叠易做多晶电容、多晶电阻、叠栅栅MOS器件，适合器件，适合CMOS数数/模混合电路、模混合电路、EEPROM等等多层金属：多层金属：便于布线，连线短，连线占面便于布线，连线短，连线占面积小，适合大规模、高速积小，适合大规模、高速CMOS电路电路P阱阱CMOS工艺工艺双阱双阱CMOS工艺工艺E/D NMOS工艺工艺1.2.9 其它MOS工艺简介双层多晶：易做多晶电容、多晶国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理561.2.10 练习练习1.阐述阐述N阱硅栅CMOS集成电路制造工艺的主要流程，说明流程中需要哪些光的主要流程，说明流程中需要哪些光刻掩膜版及其作用。刻掩膜版及其作用。2.何为硅栅自对准？何为硅栅自对准？561.2.10 练习1.阐述N阱硅栅CMOS集成电路制造工国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理571.3其它集成电路制造工艺其它集成电路制造工艺简介简介571.3其它集成电路制造工艺简介国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理581.3.1 双层多晶、多层金属双层多晶、多层金属CMOS工艺工艺双层多晶：双层多晶：易做多晶电容、多晶电阻、叠易做多晶电容、多晶电阻、叠栅栅MOS器件，适合器件，适合CMOS数数/模混合电路、模混合电路、EEPROM等等多层金属：多层金属：便于布线，连线短，连线占面便于布线，连线短，连线占面积小，适合大规模、积小，适合大规模、高速高速CMOS电路电路581.3.1 双层多晶、多层金属CMOS工艺双层多晶：易国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理591.3.2 双极型模拟集成电路工艺双极型模拟集成电路工艺磷穿透扩散：磷穿透扩散：减小串联电阻减小串联电阻离子注入：离子注入：精确控制参杂浓度和结深精确控制参杂浓度和结深BP-SubN+埋层埋层SiO2光刻胶光刻胶P+P+P+PPN+N+N+N+CECEBB591.3.2 双极型模拟集成电路工艺磷穿透扩散：减小串联电国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理601.3.3 Bi CMOS工艺工艺 双极工艺器件的特点是速度高、驱动双极工艺器件的特点是速度高、驱动能力强，但功耗大、集成度低；而能力强，但功耗大、集成度低；而CMOS工艺制造的器件功耗小、集成度高，但速工艺制造的器件功耗小、集成度高，但速度低、驱动能力差。度低、驱动能力差。在既要求高集成度又要求高速的领域中在既要求高集成度又要求高速的领域中可以采用二者的结合（即可以采用二者的结合（即Bi CMOS工艺工艺），），发挥各自的优点。发挥各自的优点。601.3.3 Bi CMOS工艺 双极工艺器国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理61 双极型工艺与双极型工艺与MOS工艺相结合，双工艺相结合，双极型器件与极型器件与MOS型器件共存，适合数型器件共存，适合数/模模电路。电路。1.以双极型工艺为基础的以双极型工艺为基础的Bi-MOS工艺工艺2.以以CMOS工艺为基础的工艺为基础的Bi-MOS工艺工艺61 双极型工艺与MOS工艺相结合，双极型器件与国际微电子中心国际微电子中心集成电路设计原理集成电路设计原理62 B E C NMOS PMOS N+N+N+N+P+P+P阱阱 P阱阱 N-SUB纵向纵向NPN以以P阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS器件剖面器件剖面 B E C PMOS NMOS P-SUB纵向纵向NPN P N阱阱 N+N+P+P+N+N+N阱阱 以以N阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS器件剖面器件剖面NPN的集电极的集电极接衬底接衬底62 B E C NM