CMOS集成电路工艺基础ppt课件

第一章 CMOS集成电路工 艺基础2024/5/61 2023/8/111、半导体材料：N型半导体：N-N N+P型半导体：P-P P+2、CMOS集成电 路工艺氧化工艺搀杂工艺淀积工艺钝化工艺光刻和腐蚀腐蚀工艺3、CMOS集成电 路工艺流程本章主要内容本章主要内容2024/5/621、半导体材料：N型半导体：N-N N+第一节第一节 集成电路材料集成电路材料1、材料分类：从电阻率上分，固体分为三大类。在室温下：金属：10E4 cm 分类分类 材料材料 电导率电导率导体导体铝、金、钨、铜铝、金、钨、铜105S.cm-1半导体半导体硅、锗、砷化镓、磷化铟硅、锗、砷化镓、磷化铟10-9102S.cm-1绝缘体绝缘体SiO2、SiON、SiN410-2210-14S.cm-12024/5/63 第一节 集成电路材料 分类 材料 2材料的温度特性 一般金属的导电能力随温度上升而下降，且变化不明显。但硅的导电能力随温度上升而增加，且变化非常明显。举个例子：Cu：30C 100C 增加不到一半（正温度系数）Si：30C 20C 增加一倍（负温度系数）2024/5/642材料的温度特性2023/8/143半导体材料的主要特性A）半导体的导电能力随所含的微量杂质而发生显著 变化l 一般材料纯度在99.9已认为很高了，有0.1的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：21400cml如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999。则其电阻率变为：0.2cm。因此，可利用这一性质通过掺杂质的多少来控制硅的导电 能力。2024/5/653半导体材料的主要特性A）半导体的导电能力随所含的微量杂质B）当半导体受到外界热的刺激时，其导电能力发生显 著变化。利用此特性可以制作热敏器件。同时也要求半导体电路中必须要有温度补偿措施。C）半导体的导电能力随光照而发生显著变化，利用此特性可以制作光敏器件。D）半导体的导电能力随外加电场、磁场的作用 而发生变化2024/5/66B）当半导体受到外界热的刺激时，其导电能力发生显 著变化。利4半导体材料介绍A）Si 化学周期表四族元素。材料来源丰富，价格便宜 基于Si半导体的工艺技术已经相当成熟B）砷化钾 GaAs 是III/IV族化合物 材料比较贵，比Si片贵十几倍 工艺制造比较成熟 GaAs的集成电路具有更好的性能2024/5/674半导体材料介绍A）SiB）砷化钾2023/8/1C）磷化铟 也是III/IV族化合物 主要应用于光纤系统中 制作发光器件和OEIC 工艺制造技术不时非常成熟2024/5/68C）磷化铟2023/8/185绝缘材料的作用 在集成电路系统中，主要的绝缘材料有：SiO2、SiON、SiN4 主要功能：1）器件之间、有源层、导线层之间的绝 缘层。2）离子注入和热扩散时的隔离层 3）生成器件表面的钝化层，保护器件不受外 界的影响。2024/5/695绝缘材料的作用2023/8/196金属材料的作用 主要功能：1）器件本身的接触线）器件本身的接触线 2）器件间的互连线）器件间的互连线 3）形成焊盘（）形成焊盘（PAD），），封装接口封装接口 目前最常用的是AL 在高性能的芯片生产工艺采用Cu 随着工艺的发展，线宽越来越细，采用低电阻率的金属和合金成为发展方向。金属布线层次越来越多，最多可达78层2024/5/6106金属材料的作用2023/8/110第二节第二节 半导体基础知识半导体基础知识2.1 半导体的晶体结构 在硅或者锗晶体中,原子按一定规律排列。硅和锗的都是四价元素，原子的最外层轨道 上有四个电子。这四个电子形成四个共价键2024/5/611第二节 半导体基础知识2.1 半导体的晶体结构2.2 本征半导体 完全纯净、结构完整的半导体称为本征半导体。本征半导体中载流子的浓度在室温下：T300K 2024/5/6122.2 本征半导体2023/8/1122.3、P型和N型半导体l两种载流子：带负电荷的电子和带正电荷的空穴。l当硅中掺入族元素P时，硅中多数载流子为电子，这种半导体称为N型半导体。l当硅中掺入族元素B时，硅中多数载流子为空穴，这种半导体称为P型半导体。2024/5/6132.3、P型和N型半导体2023/8/113第三节第三节 集成电路制造基本工艺集成电路制造基本工艺3.1、氧化工艺*把裸露的硅片放高温氧气氛中,就会生成SiO2*氧化层可以分为栅氧和场氧*栅氧:它的厚度一般在几百A左右,对器件的性能影响大*场氧:它的厚度一般在几千A左右,绝缘和隔离的作用.2024/5/614第三节 集成电路制造基本工艺2023/8/114l氧化炉氧化炉2024/5/615氧化炉2023/8/115l改进的氧化炉改进的氧化炉2024/5/616改进的氧化炉2023/8/1163.2、掺杂工艺 在衬底材料上掺入五价磷或三价硼，以改变半导体材料的电性能。形成N或P型半导体.掺杂过程是由硅的表面向体内作用的。目前，有两种掺杂方式：扩散和离子注入。2024/5/6173.2、掺杂工艺2023/8/1171.扩散：扩散炉与氧化炉基本相同，只是将要掺入的杂质如P或B的源放入炉管内。扩散分为两步：lSTEP1 预淀积：将浓度很高的一种杂质元素P或B淀积在硅片表面。lSTEP2 推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。实验分析表明：P的浓度分布可由下式表示：其中，NT：预淀积后硅片表面浅层的P原子浓度 D：P的扩散系数 t：扩散时间 x：扩散深度只要控制NT、T、t 三个因素就可以决定扩散深度及浓度。2024/5/6181.扩散：扩散炉与氧化炉基本相同，只是将要掺入的杂质如P或2离子注入2024/5/6192离子注入2023/8/119其中：其中：离子注入的分布有以下两个特点：1离子注入的分布曲线形状（Rp，p），只与离子的初始能量E0有关。并杂质浓度最大的地方不是在硅的表面，X0处，而是在XRp处。Rp：平均浓度p：穿透深度的标准差Nmax=0.4NT/pNT：单位面积注入的离子数，即离子注入剂量2024/5/620其中：Rp：平均浓度2023/8/1202离子注入最大值Nmax与注入剂量NT有关。而E0与NT都是可以控制的参数。因此，离子注入方法可以精确地控制掺杂区域的浓度及深度。2024/5/6212离子注入最大值Nmax与注入剂量NT有关。2023/8/3.3淀积和刻蚀工艺 淀积工艺主要用于在硅片表面上淀积一层材料，如金属铝、多晶硅及磷硅玻璃PSG(隔离互连层)等。3.3.1、金属化工艺 淀积铝也称为金属化工艺，它是在真空设备中进行的。在 硅片的表面形成一层铝膜。2024/5/6223.3淀积和刻蚀工艺2023/8/1222024/5/6232023/8/1233.3.2、淀积多晶硅l淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。l适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。l淀积PGS与淀积多晶硅相似，只是用不同的化学反应过程，这里不一一介绍了。采用 在700C的高温下，使其分解：2024/5/6243.3.2、淀积多晶硅 2023/8/1243.3.3、刻蚀 材料淀积上去后,为了形成线条、接触孔、栅等图形，需要通过刻蚀把不需要的地方腐蚀掉。刻蚀分为湿法刻蚀和干法刻蚀。2024/5/6253.3.3、刻蚀2023/8/1253.4、钝化工艺l l在集成电路制作好以后，为了防制外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。l l 目前，广泛采用的是氮化硅做保护膜，其加工过程是在450C以下的低温中，利用高频放电，使 和 气体分解，从而形成氮化硅而落在硅片上。2024/5/6263.4、钝化工艺2023/8/1263.5、光刻与腐蚀工艺、光刻与腐蚀工艺l光刻工艺是完成在整个硅片上进行开窗的工作。l掩膜版和光刻胶：掩膜版：亮版和暗版由掩膜工厂制造 光刻胶：正胶和负胶2024/5/6273.5、光刻与腐蚀工艺2023/8/1272024/5/6282023/8/128l光刻过程如下：1涂光刻胶2掩膜对准3曝光4显影5刻蚀：采用干法刻蚀（Ery Eatching）6去胶：化学方法及干法去胶(1)丙酮中，然后用无水乙醇(2)发烟硝酸(3)等离子体的干法刻蚀技术2024/5/629光刻过程如下：2023/8/129l光刻工艺的发展：光刻工艺的发展：l70年代的光刻只能加工35m线宽，4 5 wafer。那时的光刻机采用接触式的。如：canon，采用紫外线光源，分辨率较低。l80年代发明了1：1投影式光刻机，可加工12m线宽，56wafer。代表产品有美国的Ultrotec。存在问题是：（1）Mask难做，要求平坦，不能有缺陷。（2）Wafer与Mask之间有间隙，使一些尘埃颗 粒加入，造成影响。另外，有光折射产生。2024/5/630光刻工艺的发展：2023/8/130投影式光刻机2024/5/631投影式光刻机2023/8/131l80年代后期出现了Wafer Stepper，10:1或5:1，使芯片加工进入了0.8m的时代。代表产品有：美国的GCA，日本的Canon，Nikon及荷兰的ASM。另外，美国的KLA更加先进，它带有Mask检查及修正系统。它将Mask上的图形缩小5倍后投影到硅片上，因此，使缺陷缩小很多。它使用的光源仍是紫外线，但是用的是g-line，波长在436nm，可加工：0.81.0m（大生产），0.50.8m（科研）芯片。2024/5/63280年代后期出现了Wafer Stepper，10:1或5:l90年代对Stepper的改进大致两个方面，l一是在光源上：（1）用I-line的紫外线，波长在365nm，可加工0.50.6m的芯片。（2）若用准分子激光光源KrF下，波长大约248nm，可加工：0.250.5m（大生产），0.070.1m（科研）的芯片。（3）还有用电子束（EBeam）光源的，主要用于做Mask。l二是在制作Mask上下功夫，并带有Mask的修正功能，可通过检测Mask上的缺陷，调整曝光过程。2024/5/63390年代对Stepper的改进大致两个方面，2023/8/13.6、外延生长、外延生长 外延生长是用同质材料形成具有不同掺杂种类及外延生长是用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层浓度而具有不同性能的晶体层 外延层（P-）单晶硅器件和器件和IC都制作在外延层都制作在外延层2024/5/6343.6、外延生长外延层（P-）单晶硅器件和IC都制作在外延层第四节第四节 CMOS集成电路加工过程简介集成电路加工过程简介*硅片制备*前道工序*后道封装2024/5/635第四节 CMOS集成电路加工过程简介2023/8/1354.1、MOS工艺工艺 *NMOS工艺工艺 *PMOS工艺工艺 *CMOS工艺工艺#P阱阱CMOS工艺工艺#N阱阱CMOS工艺工艺#双阱双阱CMOS工艺工艺 2024/5/6364.1、MOS工艺2023/8/1364.2 CMOS(P阱阱)工艺流程介绍工艺流程介绍2024/5/6374.2 CMOS(P阱)工艺流程介绍2023/8/1371P2M CMOS主要工艺步骤2024/5/6381P2M CMOS主要工艺步骤2023/8/138l第一步第一步:掩膜掩膜1：P阱 目标:制作P阱2024/5/639第一步:掩膜1：P阱2023/8/139具体步骤如下：1生长二氧化硅：2024/5/640具体步骤如下：2023/8/1402P阱光刻：涂胶、掩膜对准、曝光、显影、刻蚀3去胶4掺杂：掺入B元素形成P阱2024/5/6412P阱光刻：形成P阱2023/8/141第二步第二步 掩膜掩膜2：有源区(有器件的区域)l淀积氮化硅l光刻有源区l场区氧化l去除有源区氮化硅及二氧化硅l生长栅氧l淀积多晶硅2024/5/642第二步 掩膜2：有源区(有器件的区域)2023/8/1栅氧化层2024/5/643栅氧化层2023/8/143第三步第三步 掩膜掩膜3 ：光刻多晶硅2024/5/644第三步 掩膜3 ：光刻多晶硅2023/8/144第四步第四步 掩膜掩膜4 ：P+区(PMOS的D,S 区)1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对 准工艺。3、去胶2024/5/645第四步 掩膜4 ：P+区(PMOS的D,S 区)202第五步第五步 掩膜掩膜5：N+区(NMOS的D,S区)1、N+区光刻 2、离子注入P+3、去胶2024/5/6462023/8/146第六步第六步 掩膜掩膜6 ：接触孔 (铝线和器件D、S极的连接)接触孔2024/5/647接触孔2023/8/147第七步第七步 掩膜掩膜7：光刻铝引线1、淀积铝 2、光刻铝2024/5/648第七步 掩膜7：光刻铝引线2023/8/148第八步第八步 掩膜掩膜8：刻钝化孔 (因为芯片的表面生成了钝化层,是绝缘层,所以在需要PAD连接的地方要去掉钝化材料）2024/5/649第八步 掩膜8：刻钝化孔2023/8/149后道封装（在另外厂房）（1）背面减薄（2）切片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）所封（8）沾锡：保证管脚的电学接触（9）老化（10）成测（11）打印、包装2024/5/650后道封装（在另外厂房）2023/8/1502024/5/6512023/8/151