EDA技术应用的项目2电子

EDA技术应用技术应用项目课件项目课件一、项目描述一、项目描述n 设计一个3人表决器，参加表决者为3人，同意为1，不同意为0，同意者过半则表决通过，LED灯亮。否则表决不通过，LED不亮。n 表决器是常用的组合逻辑电路，可用于投票、表决、裁判等多种场合。n 本项目就是采用数字电路中利用基本门设计组合逻辑电路的方法，在PLD平台上设计一个表决器。一、项目描述一、项目描述二、项目资讯二、项目资讯n EDA技术概述n FPGA与CPLD n MAX II器件介绍 n PLD开发软件Quartus IIn 可编程逻辑器件的设计应用流程n（使用专题课件一、二、三教授相应内容）二、项目资讯二、项目资讯n 包括设计准备、设计输入、设计处理和器件编程四个步骤n 相应的功能仿真前仿真）、时序仿真后仿真和器件测试三个设计验证过程。三、项目分析三、项目分析BCABACABBACABBBACCBABCABCBACCABCABCBABCCABCBABCAAABCCABCBABCAYn 3人表决器属于组合逻辑电路，其功能如下所示。三、项目分析三、项目分析n PLD器件选择:采用价格较低、规模较小的CPLD来实现。n 此设计采用Altera的MAX II系列EPM240来实现。n 硬件电路：CPLDD18SWD12Voter1516SWD22SWD3275三、项目分析三、项目分析n列出真值表,化简，得到最简逻辑表达式，这样就可以通过基本门电路来实现表决器的设计。n逻辑电路图：四、项目实施四、项目实施n 微机一台Windows XP系统、安装好Quartus 5.0等相关软件）n EDA学习开发板一块n USB电源线一条n ISP下载线一条。四、项目实施四、项目实施1.Quartus 原理图设计原理图设计 四、项目实施四、项目实施1.Quartus 原理图设计原理图设计 四、项目实施四、项目实施1.Quartus 原理图设计原理图设计 四、项目实施四、项目实施1.Quartus 原理图设计原理图设计 四、项目实施四、项目实施2.项目编译项目编译 状态窗口报告窗口消息窗口四、项目实施四、项目实施2.项目编译项目编译 四、项目实施四、项目实施2.项目编译项目编译 四、项目实施四、项目实施3.波形仿真波形仿真 四、项目实施四、项目实施3.波形仿真波形仿真 四、项目实施四、项目实施3.波形仿真波形仿真 四、项目实施四、项目实施3.波形仿真波形仿真 四、项目实施四、项目实施3.波形仿真波形仿真 四、项目实施四、项目实施4.器件编程器件编程 四、项目实施四、项目实施4.器件编程器件编程 四、项目实施四、项目实施n 电路调试：电路调试：n拨动拨码开关拨动拨码开关SWD1SWD1SWD3SWD3，观察，观察D1D1的亮灭情况的亮灭情况是否符合设计要求。是否符合设计要求。n 故障分析及排除：故障分析及排除：n在确认学习开发板无故障的前提下：在确认学习开发板无故障的前提下：n1 1无论怎样拨动拨码开关，无论怎样拨动拨码开关，D1D1始终不亮。出始终不亮。出现这种情况，很可能是管脚没有分配好，或者分配现这种情况，很可能是管脚没有分配好，或者分配了管脚，但是没有重新编译。了管脚，但是没有重新编译。n 2 2拨动拨码开关，但是拨动拨码开关，但是D1D1的亮灭不符合表决器的亮灭不符合表决器真值表。出现这种情况，首先应检查电路设计是否真值表。出现这种情况，首先应检查电路设计是否有误，是否门电路调用错误。有误，是否门电路调用错误。五、项目评价与总结提高五、项目评价与总结提高 五、项目评价与总结提高五、项目评价与总结提高n 表决器属于组合逻辑，在进行原理图设计时，可以采用真值表-列公式(卡诺图)-最简表达式的步骤来进行设计。n Quartus II原理图设计的主要步骤包括：新建工程、建立编辑原理图设计文件、编译、仿真及器件编程等。n 采用原理图输入方式，利用基本门电路实现2位比较器。n 采用原理图输入方式，利用基本门电路实现8-3编码器。n 采用原理图输入方式，利用基本门电路实现举重裁判器。