七章　存储器系统

第七章存储器系统7.1 存储器系统概述7.2 主存储器 7.3 新型存储器7.4 高速缓冲存储器7.5 辅助存储器7.1 存储器系统概述7.1.1 存储器分类7.1.2 存储器的结构7.1.3 程序访问局部性原理7.1.4 存储器的层次结构7.1.1 存储器分类1按存储介质分类按存储介质分类2按存取方式分类按存取方式分类3按存储器的读写功能分按存储器的读写功能分4按信息的可保存性分按信息的可保存性分 5按在计算机系统中作用分类 存储器分类表静态存储器存储器主存储器高速缓冲存储器随机存储器只读存储器磁盘磁带光盘不可改写ROM一次可改写ROM（PROM）可擦除可编程只读存储器（EPROM）多次电可改写ROM（EEPROM）掩膜型只读存储器（MROM）快擦型存储器（Flash-memory）辅助存储器动态存储器 7.1.2 7.1.2 存储器的结构存储器的结构1基本存储单元基本存储单元2存储体存储体3地址译码器地址译码器 (1)单译码 (2)双译码 4片选与读写控制电路片选与读写控制电路5I/O电路电路6集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器7其它外围电路其它外围电路7.1.3 程序访问局部性原理1、时间局部性(temporal Locality)：如果一个存储项被访问，则可能该项会很快被再次访问。即在最近的未来要用到的信息很可能是现在正在使用的信息，这主要是程序循环造成的，即循环中的语句要被重复的执行。2、空间局部性(Spatial Locality)：如果一个存储项被访问，则该项及其邻近的项也可能很快被访问。即在最近的未来要用到的信息很可能与现在正在使用的信息，在程序空间上是相邻或相近的，这主要是由于指令通常是顺序执行的，以及数据一般是以向量、阵列、树形、表格等形式簇聚地存储所致。7.1.4 存储器的层次结构问题的提出问题的提出速度越快，每位价格就越高；容量越大，每位价格就越低；容量越大，速度越慢。解决存储器容量和速度矛盾的办法 应用了访问局部性原理，把存储体系设计成为层次化的结构（Memory Hierarchy）以满足使用要求。在这个层次化存储系统中，一般由寄存器、高速缓存(Cache)、主存(内存)、外存(硬盘等)组成,而不只是依赖单一的存储部件或技术。CPU寄存器Cache主存磁盘Cache磁盘光盘磁带 7.2 主存储器 7.2.1主存储器的技术指标主存储器的技术指标7.2.2计算机内部存储部件7.2.3随机读写存储器随机读写存储器(RAM)7.2.4只读存储器(ROM)7.2.5主存储器的组织 7.2.1 7.2.1主存储器的技术指标主存储器的技术指标位位/秒，字节秒，字节/秒秒 数据传输速率数据传输速率 技术指标技术指标 单位时间里存储器所存取的信息量单位时间里存储器所存取的信息量,存储器带宽存储器带宽主存的速度主存的速度连续启动两次操作所需间隔的最小时间连续启动两次操作所需间隔的最小时间存储周期存储周期主存的速度主存的速度启动到完成一次存储器操作所经历的时间启动到完成一次存储器操作所经历的时间存取时间存取时间字数，字节数字数，字节数存储空间的大小存储空间的大小在一个存储器中可以容纳的存储单元总数在一个存储器中可以容纳的存储单元总数存储容量存储容量单位单位表现表现含义含义指标指标7.2.2计算机内部存储部件1 半导体存储器的分类半导体存储器的分类2 半导体存储器芯片的基本结构半导体存储器芯片的基本结构 1 1 半导体存储器的分类半导体存储器的分类2.只读存贮器ROM (1)掩模工艺ROM (2)可一次编程ROM (3)可擦去的PROM 按照工作方式的不同，半导体存贮器分为读写存贮器(RAM)和只读存贮器(ROM)。1.读写存贮器RAM (1)双极型RAM (2)金属氧化物(MOS)RAM静态RAM动态RAMMOS型双极型不可编程掩膜ROM可编程ROM可擦除、可再编程ROM紫外线擦除的EPROM电擦除的E2PROM随机读写存储器RAM只读存储器ROM半导体存储器2 2 半导体存储器芯片的基本结构半导体存储器芯片的基本结构地址译码器存储矩阵控制逻辑A0A1An三态数据缓冲器D0D1DNW/RCS图7-6 半导体存储器组成框图（1）存储体（2）外围电路 1)地址译码电路 2)读/写控制电路（3）地址译码方式 1)单译码方式 2)双译码方式单译码方式地址译码器012315A0A1A2A3选择线存储体数据缓冲器控制电路4位I/O0I/O3CSWR双译码方式三态双向缓冲器32321024存储矩阵10241控制电路Y向译码器CSWRRDA5A6A7A8A9Y0Y1Y31X0X1X2X31X向译码器A0A1A2A3A4I/O(1位)7.2.37.2.3随机读写存储器随机读写存储器(RAM)(RAM)7.2.3.1 静态静态RAM(SRAM)7.2.3.2 动态动态RAM（DRAM）7.2.3.1 7.2.3.1 静态静态RAM(SRAM)RAM(SRAM)（1）静态RAM(SRAM)的基本存储电路 行选择线XV3V1AV4V2BV5D位线VCCV7I/O列选择线YV6V8I/O位线 D图7-9 六管静态RAM存储电路（2）Intel 2114 SRAM芯片A3A4A5A6A7A8行地址译码存储矩阵6464列选择A0A1A2A9输入数据控制I/O1&1&2I/O2I/O3I/O4CSWE列I/O电路图7-10 Intel 2114内部结构 Intel2114123456789101112131415161718Intel2114A6A5A4A3A0A1A2GNDCSWEI/O4I/O3I/O2I/O1A9A8A7VCC(a)A0A1A2A3A4A5A6A7A8A9WECS(b)I/O2I/O3I/O4I/O1 Intel 2114引脚及逻辑符号(a)引脚；(b)逻辑符号 7.2.3.27.2.3.2 动态动态RAMRAM（DRAMDRAM）（1）动态RAM的基本存储电路 1)四管动态RAM基本存储电路V9V5AV1C1BV2C2CDDI/OV7V10V6V8预充行选择线X列选择线YI/ODDC预充2)单管动态RAM基本存储电路行选择信号VC刷新放大器列选择信号数据输入/输出线3)动态RAM的刷新周期序号地址序号013871387239990 xyw01127读/写维持刷新刷新间隔2ms图7-14(a)集中刷新方式 W/RW/RW/RW/RW/RREFREFREF1270126tMtRtC刷新间隔128个系统周期系统周期号图7-14(b)分散刷新方式 W/R W/R W/R W/RREFW/R W/RW/R W/RREFtctc0.5s0.5s0.5s15.5s15.5s图7-14(c)异步刷新方式（2 2）Intel 2174AIntel 2174A动态动态RAMRAM芯片芯片8位地址锁存器A0A1A2A3A4A5A6A7128128存储矩阵128个读出放大器1/2(1/128列译码器)128个读出放大器128128存储矩阵1/128行译码器1/128行译码器128128存储矩阵128个读出放大器1/2(1/128列译码器)128个读出放大器128128存储矩阵1/4I/O门输出缓冲器DOUTVSSVDD行时钟缓冲器列时钟缓冲器写允许时 钟缓冲器数据输入缓冲器RASCASWEDIN图7-15 Intel 2164A内部结构示意图 12345678910111213141516NCDINVSSA0A2A1VDDDOUTA6A3A4A5A7WECASRASDINA7A0CASRASDOUTWEA7 A0CASRASWEVSSVDD地址输入列地址选通行地址选通写允许5地(a)(b)Intel 2174A引脚与逻辑符号(a)引脚；(b)逻辑符号(3)静态静态RAM与动态与动态RAM的比较的比较 目前,动态RAM比静态RAM的应用要广得多。主要原因是：l 在同样大小的芯片中，动态RAM的集成度远高于静态RAM，如动态RAM的基本单元电路为一个MOS管，静态RAM的基本单元电路为6个MOS管；l 动态RAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；l 动态RAM的功耗仅为静态RAM的1/6；l 动态RAM的价格仅为静态RAM的1/4。因此随着动态RAM容量不断扩大，速度不断提高，它被广泛应用于计算机的主存。动态RAM也有缺点：v 由于使用动态元件（电容），因此它的速度比静态RAM低；v 动态RAM需要再生，因此需要配制再生电路，也需要消耗一部分功率。通常，容量不大的高速存储器大多用静态RAM实现。7.2.4 7.2.4 只读存储器只读存储器(ROM)(ROM)1ROM的分类 2掩膜式只读存储器(MROM)3可编程只读存储器(PROM)4可擦除、可再编程的只读存储器PROM 2掩膜式只读存储器(MROM)VCC单元0单元1单元2单元3D0D1D2D3地址译码器A0A1图7-17 掩膜式ROM示意图 3可编程只读存储器(PROM)字线位线DiVCC图7-18 PROM存储电路示意图 4 4、可擦除、可再编程的只读存储器、可擦除、可再编程的只读存储器PROM目前，根据擦除芯片内已有信息的方法不同，可擦除、可再编程ROM可分为两种类型：紫外线擦除PROM(简称EPROM)电擦除PROM(简称EEPROM或E2PROM)(1)EPROM和E2PROM简介DDSFGCGWVSS(地)(b)(a)N34 mNP-SiSiO2SCG FGD(a)SIMOS管结构；(b)SIMOS EPROM元件电路 DDSFGCGWVSS(地)(b)(a)N34 mNP-SiSiO2SCG FGD图7-19 SIMOS型EPROM(2)Intel 2716 EPROM芯片 1)2716的内部结构和外部引脚 Intel2716123456789101112131415161718192021222324A7A6A5A4A3A2A1A0O0O1O2GNDO3O4O5O6O7PD/PGMA10VCCA8A9VPPCS(a)Intel2716石英窗口A0A1A2A3A4A5A6A7A8A9A10PD/PGMO0O1O2O3O4O5O6O7CS(b)列译码行译码A10A0地址输入读出放大2 K8位存储矩阵输出缓冲器数据输出端O7O0片选，功率下降和编程逻辑CSPD/PGM(c)VPPGND VCC2)2716的工作方式 引脚方式PD/PGM数据总线状态读出00+5输出未选中1+5高阻待机1+5高阻编程输入宽52 ms的正脉冲1+25输入校验编程内容00+25输出禁止编程01+25高阻 VPP/VCS3)常用的EPROM芯片 型号容量结构最大读出时间/ns制造工艺需用电源/V管脚数27081K8bit350450NMOS5，+122427162K8bit300450NMOS+5242732A4K8bit200450NMOS+52427648 K8bit200450HMOS+5282712816K8bit250450HMOS+5282725632K8bit200450HMOS+5282751264K8bit250450HMOS+52827513464K8bit250450HMOS+528(3)Intel 2816 E2PROM芯片 Intel2816123456789101112131415161718192021222324A7A6A5A4A3A2A1A0I/O0GNDA10VCCA8A9WEI/O1I/O2OECEI/O7I/O6I/O5I/O4I/O3A10 A0OEI/O7 I/O0CEWE地址引脚输出允许数据输入/输出片选信号写允许 引脚方式CEOEVPP/V数据线状态读出00+4+6 输出待机(备用)1+4+6高阻字节擦除01+21输入为全1字节写入01+21输入整片擦除0+9+15 V+21输入为全1擦写禁止1+4+22高阻表7-5 2816的工作方式 7.2.5 主存储器的组织主存储器的组织 1 存储器芯片与CPU的连接2 存储器芯片的扩展3、存储器的读、写周期4、主存储器组成实例 1 存储器芯片与CPU的连接存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括：l 地址线的连接；l 数据线的连接；l 控制线的连接；在连接中要考虑的问题(1)CPU总线的负载能力(2)CPU的时序和存储器的存取速度之间的配合问题(3)存储器的地址分配和片选问题(4)控制信号的连接 2 存储器芯片的扩展(1)存储器芯片的位扩充 位扩展是指增加存储字长，这种方法的适用场合是存储器芯片的容量满足存储器系统的要求，但其字长小于存储器系统的要求。例2用1K4的2114芯片构成lK8的存储器系统。分析：由于每个芯片的容量为1K，故满足存储器系统的容量要求。但由于每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求。用2114组成1K8的存储器连线 A11A10译码器A9A9A0A0WRWEI/OI/OCS2114(1).D0D3D4D7A9A0WEI/OI/OCS2114(2).8088Y0M/IO(2)存储器芯片的字扩充 字扩展是指增加存储器字的数量，这种方式的适用场合是存储器芯片的字长符合存储器系统的要求，但其容量太小。例3用2K8的2716存储器芯片组成8K8的存储器系统。分析：由于每个芯片的字长为8位，故满足存储器系统的字长要求。但由于每个芯片只能提供2K个存储单元，所以需要用4片这样的芯片，以满足存储器系统的容量要求。用2716组成8K8的存储器连线 A10A0OEO0O7M/IO8088A12A11A10A0RDD0D72176 (1)CEA10A0OEO0O72176 (2)CEA10A0OEO0O72176 (3)CEA10A0OEO0O72176 (4)CEY3Y2Y1Y0译码器.(3)同时进行位扩充与字扩充 字、位扩展是指既增加存储字的数量，又增加存储字长，这种方法的适用场合是：存储器芯片的字长和容量均不符合存储器系统的要求，这时就需要用多片这样的芯片同时进行位扩充和字扩充，以满足系统的要求。例4用1K4的2114芯片组成2K8的存储器系统。分析：由于芯片的字长为4位，因此首先需用采用位扩充的方法，用两片芯片组成1K8的存储器。再采用字扩充的方法来扩充容量，使用两组经过上述位扩充的芯片组来完成。用2114 组成2K8的存储器连线 M/IOWRA0A9D7D4CSWE2114(1)A0A9D3D0CSWE2114(1)A0A9D7D4CSWE2114(2)A0A9D3D0CSWE2114(2)2:4译码器A11A10A0A9D7D0103、存储器的读、写周期 读周期:读周期与读出时间是两个不同的概念。读出时间是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。写周期:要实现写操作，要求片选和写命令信号都为低，并且信号与信号相“与”的宽度至少应为tW。4主存储器组成实例 采用W4006AF构成的80386主存储器 基本内存显示缓冲区 128KB接口卡BIOS 使用 128KB影子内存（开机后，高端ROM 拷贝至此）扩展内存使用地址容量000000000A000000BFFFF00C000000DFFFF00E000000F00000100000015FFFF01600000FFFFFF0 体0 体1、2、3体640 KB保留内存384 KB384 KB14976 KB16 MBROM(系统BIOS 等）FFE0000FFFFFFF128 KB 009FFFF7.3 新型存储器 7.3.1 闪速存储器闪速存储器 7.3.2 双端口存储器7.3.3 多模块交叉存储器7.3.4 相联存储器7.3.5 几种新型存储器简介1什么是闪速存储器？闪速存储器(Flash Memory)是1983年由Intel公司首先推出的，其商品化于1988年。闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性，因而是一种全新的存储器技术。就其本质而言，Flash存储器属于E2PROM类型，在不加电的情况下能长期保持存储的信息。F1ash存储器之所以被称为闪速存储器，是因为用电擦除且能通过公共源极或公共衬底加高压实现擦除整个存储矩阵或部分存储矩阵，速度很快，与E2PROM擦除一个地址(一个字节或16位字)的时间相同。闪速存储器（Flash Memory）是一类非易失性存储器NVM（Non-Volatile Memory）即使在供电电源关闭后仍能保持片内信息；而诸如DRAM、SRAM这类易失性存储器，当供电电源关闭时片内信息随即丢失。Flash与传统存储技术的主要特性比较与传统存储技术的主要特性比较2闪速存储器的工作原理除了指令寄存器在内的控制和定时逻辑，闪速存储器的逻辑结构与一般半导体存储器的结构相似。闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。Flash存储器既有MROM和RAM两者的性能，又有MROM、DRAM一样的高密度、低成本和小体积。它是目前惟一具有大容量、非易失性、低价格、可在线改写和较高速度几个特性共存的存储器。同DRAM比较，F1ash存储器有两个缺点：可擦写次数有限和速度较慢。所以从目前看，它还无望取代DRAM，但它是一种理想的文件存储介质，特别适用于在线编程的大容量、高密度存储领域。由于Flash存储器的独特优点，在一些较新的主板上采用Flash ROM BIOS，会使得BIOS升级非常方便，在Pentium 微机中已把BIOS系统驻留在Flash存储器中。Flash存储器亦可用做固态大容量存储器。由于Flash Memory集成度不断提高，价格降低，使其在便携机上取代小容量硬盘已成为可能。3 闪速存储器与CPU的连接 容量不同的闪速存储器芯片，其差别主要体现在芯片外部地址线的数目上。但由于闪速存储器的高密度特征，使芯片内部在电路结构上基本相同。闪速存储器的这种电路结构特点，大大简化了对存储器系统实施电路更新所需要的接口电路，也简化了存储器和CPU的连接。中间部分是接口电路。三部分通过三组信号线进行连接，其中地址总线和控制总线由CPU发向存储器和接口逻辑，数据总线为双向总线。地址总线的宽度决定了存储器的寻址空间（存储容量），数据总线的宽度决定了存储器的字长。和依靠DRAM/后援磁盘来实现的存储器系统相比，闪速存储器能提供高性能、低功耗、高可靠性以及瞬时启动能力，因而有可能使现有的存储器体系结构发生一次革命性的变化。由于Flash存储器的独特优点，在一些较新的主板上采用Flash ROM BIOS，会使得BIOS升级非常方便，在Pentium 微机中已把BIOS系统驻留在Flash存储器中。Flash存储器亦可用做固态大容量存储器。由于Flash Memory集成度不断提高，价格降低，使其在便携机上取代小容量硬盘已成为可能。加速CPU和存储器之间有效传输的特殊措施 7.3.2 双端口存储器1双端口存储器的逻辑结构 2无冲突读写控制 3有冲突的读写控制 1双端口存储器的逻辑结构双端口存储器是指同一个存储器具有两组相互独立的读写控制线路,是一种高速工作的存储器。它提供了两个相互独立的端口，即左端口右端口。它们分别具有各自的地址线、数据线和控制线，可以对存储器中任何位置上的数据进行独立的存取操作。2无冲突读写控制当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制和输出驱动控制。3有冲突的读写控制当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了BUSY标志。由片上的判断逻辑决定对哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口。7.3.3多模块交叉存储器1存储器的模块化组织 01324576891 11 01 21 31 51 416171918202123222425272628293130M0M1M2M3模 块字内 存 地 址4 3 2 1 0数 据 总 线041 281 62 02 82 4151 391 72 12 92 5261 41 01 82 23 02 6371 51 11 92 33 12 7M0M1M2M3字模 块内 存 地 址4 3 2 1 0数 据 总 线2多模块交叉存储器的基本结构 CPU存储器控制部件152637M0M1M2M3TtM0M3M2M1M0W4W3W2W1W004图7-31 四模块交叉存储器结构框图 图7-32 流水线方式存取示意图 7.3.4 相联存储器1.相联存储器的基本原理 2.相联存储器的组成7.3.5 几种新型存储器简介1同步动态存储器SDRAM(Synchronous DRAM)2双数据传输率同步动态随机存储器DDR DRAM(Double Data Rate DRAM)接口动态随机存储器DRDRAM(Direct Rambus DRAM)4带高速缓存动态随机存储器CDRAM(Cached DRAM)5虚拟通道存储器VCM(Virtual Channel Memory)6快速循环动态存储器FCRAM(Fast Cycle RAM)7.4 高速缓冲存储器7.4.1 高速缓冲存储器组织7.4.2 高速缓冲存储器调度与替换7.4.1 高速缓冲存储器组织1 问题的提出 计算机系统中的内部存储器通常采用动态RAM构成，具有价格低，容量大的特点，但由于动态RAM采用MOS管电容的充放电原理来表示与存储信息，其存取速度相对于CPU的信息处理速度来说较低。这就导致了两者速度的不匹配，也就是说，慢速的存储器限制了高速CPU的性能，影响了计算机系统的运行速度，并限制了计算机性能的进一步发挥和提高。2 存储器访问的局部性 利用这一原理，只要将CPU近期要用到的程序和数据提前从主存送到Cache，就可以做到CPU在一定时间内只访问Cache。一般Cache采用高速的SRAM制作，其价格比主存贵，但因其容量远小于主存，因此能较好地解决速度和价格的矛盾。3 Cache-主存存储结构及其实现图7-33 主存-Cache层次示意图CPU主存主存地址寄存器M A替 换控制 部 件主存-Cache地址 变 换机 构Cache地址寄存器Cache存 储 器地址 总 线数据 总 线不命中命 中单 字 宽多 字 宽 Cache存储系统基本结构 4、Cache-主存存储结构的命中率命中率指CPU所要访问的信息在Cache中的比率，相应地将所要访问的信息不在Cache中的比率称为失效率。Cache的命中率除了与Cache的容量有关外，还与地址映象的方式有关。目前，Cache存储器容量主要有256KB和512KB等。这些大容量的Cache存储器，使CPU访问Cache的命中率高达90至99，大大提高了CPU访问数据的速度，提高了系统的性能。5、两级Cache-主存存储结构CPU内部的Cache与主机板上的Cache就形成两级Cache结构。CPU工作时，首先在第一级Cache(微处理器内的Cache)中查找数据，如果找不到，则在第二级Cache(主机板上的Cache)中查找，若数据在第二级Cache中，Cache控制器在传输据的同时，修改第一级Cache；如果数据既不在第一级Cache也不在第二级Cache中，Cache控制器则从主存中获取数据，同时将数据提供给CPU并修改两级Cache。两级Cache结构，提高了命中率，加快了处理速度，使CPU对Cache的操作命中率高达98以上。7.4.2 高速缓冲存储器调度与替换1 Cache的基本操作2 地址映象及其方式3 替换策略4PIII中采用的Cache技术1 Cache的基本操作(1)读操作当CPU发出读操作命令时，要根据它产生的主存地址分两种情形：一种是需要的数据已在Cache存储器中，那么只需直接访问Cache存储器，从对应单元中读取信息到数据总线；另一种是所需要的数据尚未装入Cache存储器，CPU在从主存读取信息的同时，由Cache替换部件把该地址所在的那块存储内容从主存拷贝到Cache中。Cache存储器中保存的字块是主存相应字块的副本。(2)写操作当CPU发出写操作命令时，也要根据它产生的主存地址分两种情形：1)命中时，不但要把新的内容写入Cache存储器中，必须同时写入主存，使主存和Cache内容同时修改，保证主存和副本内容一致，这种方法称写直达法或称通过式写(Write-through，简称通写法)。2)未命中时，许多微机系统只向主存写入信息，而不必同时把这个地址单元所在的主存中的整块内容调入Cache存储器。CPU对cache的写入更改了cache的内容。可选用写操作策略使cache内容和主存内容保持一致。1)写回法当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。这种方法减少了访问主存的次数,但是存在不一致性的隐患。实现这种方法时，每个cache行必须配置一个修改位，以反映此行是否被CPU修改过。2)全写法当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性。当写cache未命中时，直接向主存进行写入。cache中每行无需设置一个修改位以及相应的判断逻辑。缺点是降低了cache的功效。3)写一次法基于写回法并结合全写法的写策略,写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。这便于维护系统全部cache的一致性。2 地址映象及其方式主存与Cache之间的信息交换，是以数据块的形式来进行的，为了把信息从主存调入Cache，必须应用某种函数把主存块映象到Cache块，称作地址映象。当信息按这种映象关系装入Cache后，系统在执行程序时，应将主存地址变换为Cache地址，这个变换过程叫做地址变换(1)直接映象每个主存块映象到Cache中的一个指定块的方式称为直接映象。在直接映象方式下，主存中某一特定存储块只可调入Cache中的一个指定位置，如果主存中另一个存储块也要调入该位置，则将发生冲突。地址映象的方法：将主存块地址对Cache的块号取模，即可得到Cache中的块地址，这相当于将主存的空间按Cache的大小进行分区，每区内相同的块号映象到Cache中相同的块的位置。Cache主 存第 0 块第 1 块2N-1块2N块2N+1-1块第 0 块第 1 块2N-1块.第 1区第 2区图7-35 直接映像示意图(2)全相联映象 它允许主存中的每一个字块映象到Cache存储器的任何一个字块位置上，也允许从确实已被占满的Cache存储器中替换出任何一个旧字块当访问一个块中的数据时，块地址要与Cache块表中的所有地址标记进行比较以确定是否命中。在数据块调入时，存在着一个比较复杂的替换策略问题，即决定将数据块调入Cache中什么位置，将Cache中哪一块数据调出到主存。Cac he第 0 块第 1 块2N-1块.主 存第 0 块第 1 块2M-1块.图7-36 全相联映像示意图(3)组相联映象 组相联映象方式是全相联映象和直接映象的一种折衷方案。这种方法将存储空间分成若干组，各组之间是直接映象，而组内各块之间则是全相联映象。如图7-37所示，在组相联映象方式下，主存中存储块的数据可调入Cache中一个指定组内的任意块中。它是上述两种映象方式的一般形式，如果组的大小为1时就变成了直接映象；如果组的大小为整个Cache的大小时就变成了全相联映象。主 存第 0 块第2k-1块第 0 块第2k-1块第2N-1块.第2k块.第2M-1块第2k块.第 0 组第 1 组第2M-R组第 0 组第 1 组第2C组图7-37组相联映像示意图3 替换策略常用的两种替换策略是：先进先出(FIFO)策略和近期最少使用(LRU)策略。(1)先进先出(FIFO)策略 FIFO（First In First Out）策略总是把一组中最先调入Cache存储器的字块替换出去，它不需要随时记录各个字块的使用情况，所以实现容易，开销小。但其缺点是可能把一些需要经常使用的程序（如循环程序）块也作为最早进入Cache的块而被替换出去。(2)近期最少使用(LRU)策略LRU(Least Recently Used)策略是把一组中近期最少使用的字块替换出去，这种替换策略需随时记录Cache存储器中各个字块的使用情况，以便确定哪个字块是近期最少使用的字块。LRU替换策略的平均命中率比FIFO要高，并且当分组容量加大时，能提高该替换策略的命中率。4PIII中采用的Cache技术PentiumIII也是基于Pentium Pro结构为核心，它具有32kB非锁定L1 Cache和512kB非锁定L2 Cache。L2可扩充到12MB，具有更合理的内存管理，可以有效地对大于L2缓存的数据块进行处理，使CPU、Cache和主存存取更趋合理，提高了系统整体性能。在执行视频回放和访问大型数据库时，高效率的高速缓存管理使PIII避免了对L2 Cache的不必要的存取。由于消除了缓冲失败，多媒体和其它对时间敏感的操作性能更高了。对于可缓存的内容，PIII通过预先读取期望的数据到高速缓存里来提高速度，这一特色提高了高速缓存的命中率，减少了存取时间。为进一步发挥Cache的作用，改进内存性能并使之与CPU发展同步来维护系统平衡，一些制造CPU的厂家增加了控制缓存的指令。Intel公司也在PentiumIII处理器中新增加了70条3D及多媒体的SSE指令集，其中有很重要的一组指令是缓存控制指令。AMD公司在K6-2和K6-3中的3DNow多媒体指令中，也有从L1数据Cache中预取最新数据的数据预取指令(Prefetch)。PentiumIII处理器有两类缓存控制指令。一类是数据据预存取(Prefetch)指令，能够增加从主存到缓存的数据流；另一类是内存流优化处理(Memory Streaming)指令，能够增加从处理器到主存的数据流。这两类指令都赋予了应用开发人员对缓存内容更大的控制能力，使他们能够控制缓存操作以满足其应用的需求，同时也提高了Cache的效率。7.5 辅助存储器7.5.1 磁记录原理与记录方式7.5.2 硬磁盘存储器7.5.3 软磁盘存储器7.5.4 磁带存储器7.5.5 光存储器7.5.1 磁记录原理与记录方式磁表面存储是用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体来存储信息。主要优点：(1)存储容量大，位价格低；(2)记录介质可以重复使用；(3)记录信息可以长期保存而不丢失，甚至可以脱机存档；(4)非破坏性读出，读出时不需要再生信息。主要缺点:主要是存取速度较慢，机械结构复杂，对工作环境要求较高。主要内容1.磁性材料的物理特性2.磁表面存储器的记录方式3.评价记录方式的主要指标4.磁表面存储器的读写原理5.磁表面存储器的主要技术指标1.磁性材料的物理特性计算机中用于存储设备的磁性材料是一种具有矩形磁滞回线的磁性材料。这种磁性材料在外加磁场的作用下，其磁感应强度B与外加磁场H的关系，可用矩形磁滞回线来描述。+Br BmtI写写“1”电流电流写写“0”电流电流H-Bm -BrB图7-39 磁性材料的磁滞回线 2磁表面存储器的记录方式（1）不归零制(NRZ0)（2）见“1”就翻不归零制(NRZ1)（3）调相制(PM)（4）调频制(FM)（5）改进调频制(MFM)数据序列10001110NRZ0NRZ1PMFMMFM图7-40 磁表面存储器常用记录方式3评价记录方式的主要指标(1)编码效率(2)自同步能力(3)其它磁表面存储器的读写原理(1)写操作当写线圈中通过一定方向的脉冲电流时，铁芯内就产生一定方向的磁通。由于铁芯是高导磁 率材料，而铁芯空隙处为非磁性材料，故在铁芯空隙处集中很强的磁场。在这个磁场作用下，载磁体就被磁化成相应极性的磁化位或磁化元。若在写线圈里通入相反方向的脉冲电流，就可得到相反极性的磁化元。如果我们规定按图中所示电流方向为写“1”，那么写线圈里通以相反方向的电流时即为写“0”。上述过程称为写入。显然，一个磁化元就是一个存储元，一个磁化元中存储一位二进制信息。当载磁体相对于磁头运动时，就可以连续写入一连串的二进制信息。(2)读操作当磁头经过载磁体的磁化元时，由于磁头铁芯是良好的导磁材料，磁化元的磁力线很容易通过磁头而形成闭合磁通回路。不同极性的磁化元在铁芯里的方向是不同的。当磁头对载磁体作相对运动时，由于磁头铁芯中磁通的变化，使读出线圈中感应出相应的电动势e。归纳起来磁表面存储器存取信息的原理是通过电-磁变换，利用磁头写线圈中的脉冲电流，可把一位二进制代码转换成载磁体存储元的不同剩磁状态；反之，通过磁-电变换，利用磁头读出线圈，可将由存储元的不同剩磁状态表示的二进制代码转换成电信号输出。磁表面存储器的主要技术指标（1）存储密度 存储密度指单位长度所存储的二进制信息量。存储密度分道密度、位密度和面密度。道密度是沿磁盘半径方向单位长度上的磁道数，单位为道/英寸（TPI，Track Per Inch）。位密度是磁道单位长度上能记录的二进制代码位数，单位为位/英寸（bpm,bits per inch）。面密度是位密度和道密度的乘积，单位为位/平方英寸。磁盘存储器用道密度，磁带存储器用位密度表示。为了避免干扰，磁道与磁道之间需要保持一定的距离，相邻两条磁道中心线之间的距离叫道距，因此道密度Dt等于道距P的倒数。（2）存储容量 一个磁盘存储器所能存储的二进制信息总位数，称为磁盘存储器的存储容量，一般以位或字节为单位。以磁盘存储器为例，存储容量可按下式计算：其中C为存储总容量，n为存放信息的盘面数，k为每个盘面的磁道数，s为每条磁道上记录的二进制代码数。（3）平均存取时间 存取时间是指从发出读写命令后，磁头从某一起始位置移动至新的记录位置，到开始从盘片表面读出或写入信息所需要的时间。这段时间由两个数值所决定：一个是将磁头定位至所要求的磁道上所需的时间，称为定位时间或找道时间；另一个是找道完成后至磁道上需要访问的信息到达磁头下的时间，称为等待时间，这两个时间都是随机变化的，因此往往使用平均值来表示。平均存取时间等于平均找道时间与平均等待时间之和。平均找道时间是最大找道时间与最小找道时间的平均值，目前平均找道时间为1020ms。平均等待时间和磁盘转速有关，它用磁盘旋转一周所需时间的一半来表示。目前固定头盘转速高达6000转/分，故平均等待时间为5ms。(4)数据传输率磁盘存储器在单位时间内向主机传送数据的字节数，叫数据传输率，传输率与存储设备和主机接口逻辑有关。从主机接口逻辑考虑，应有足够快的传送速度向设备接收/发送信息。从存储设备考虑，假设磁盘旋转速度为每秒n转，每条磁道容量为N个字节，则数据传输率Dr=nN(字节/秒)。也可以写成Dr=Dv(字节/秒)，其中D为位密度，v为磁盘旋转的线速度。目前磁盘存储器的数据传输率可达几十兆字节/秒。（5）误码率误码率是衡量磁表面存储器出错概率的参数，它等于从辅存读出时，出错信息位数和读出的总信息位数之比。为了减少出错率，磁表面存储器通常采用循环冗余码来发现并纠正错误。7.5.2 硬磁盘存储器1 硬盘的作用2硬磁盘存储器的分类 3 硬盘的组成4硬磁盘驱动器和控制器5 磁盘上信息的分布1 硬盘的作用（1）硬盘是电脑最基本存储设备。我们编写的文档、从网络上下载的歌曲，或者是自己创作的动画，都把硬盘作为自己“落脚”的地方，存储在盘片上面；（2）硬盘提供电脑运算时所必需的信息。我们使用电脑的时候，需要调用数据文件，而硬盘则提供了程序调用所需要的数据文件；（3）操作系统存储在什么地方呢？很明显，硬盘还充当了电脑系统所有的程序和数据文件的存储的任务。大家都知道，软件是运行在硬件之上的，反过来。如果硬件离开了软件，那么硬件就失去了它存在的价值。而硬盘作为电脑大容量存储的中心，它必须担负起系统文件和应用文件存储的双重任务。2硬磁盘存储器的分类按盘片结构分成可换盘片式与固定盘片式两种；磁头也分为可移动磁头和固定磁头两种。(1)可移动磁头固定盘片的磁盘机(2)固定磁头磁盘机(3)可移动磁头可换盘片的磁盘机(4)温彻斯特磁盘机 图7-41 常见硬盘外观3 硬盘的组成（1）电子部分（2）机械部分图7-43（a）常见硬盘的内部结构图7-43(b)硬盘内部机械结构图7-44 硬盘盘片结构图7-45 磁头飞行和常规颗粒大小直径比较图图7-46 硬盘存储器逻辑结构图控 制 逻 辑时 钟并-串 变 换 电 路串-并 变 换 电 路读 放 电 路写 电 流 驱 动读 写 开 关（来 自 总 线）并 行 数 据（送 往 总 线）并 行 数 据读 写 磁 头磁 介 质 层磁 载 体4硬磁盘驱动器和控制器（1）磁盘驱动器磁头密封罩盘组主轴通风机滤尘器取数臂定位驱动器速度传感器小车传送皮带主电机（2）磁盘控制器D M A控 制格式控制串/并转 换数 据译 码读 时 钟产 生 器读 放大 器数 据缓 冲并/串转 换数 据 编 码 器写 放大 器SCSI接 口主机CBAESD I接 口ST506接 口硬 盘 数 据 控 制 器数 据 分 离 器5 磁盘上信息的分布（1）定长纪录格式（1）（2）不定长记录格式标志F柱面号C C磁头号C C块号R键长KL数据长度DL DL校验C CG2关键字Key校验C CG2数据D校验C CIDG1HAG2R0G3R1G2Rn起始标志间隙磁道地址块磁道标识块间隙数据块间隙间隙数据块磁道格式数据块计数区关键字区数据区图7-50 IBM2311盘的不定长度磁道记录格式7.5.3 软磁盘存储器1 软磁盘存储器与硬磁盘存储器的异同(1)硬盘转速高，每分钟可达6000转，存取速度快；软盘转速低，每分钟只有300转，存取速度慢。(2)硬盘有固定头、固定盘、盘组等结构；软盘都是活动头，是可换盘片结构。(3)硬盘是浮动磁头读写，磁头不接触盘片；软盘磁头是接触式读写。(4)硬盘系统及硬盘片价格都比较贵，大部分盘片不能互换；软盘造价低，盘片保管方便，使用灵活，且具有互换性。(5)硬盘对环境要求苛刻，要有超净措施；软盘则对环境要求不太严格。2软磁盘片常见软磁盘外观3软盘的记录格式为了正确存储信息，必须将盘片划分成磁道和扇区(区段)，它们称做磁盘地址。这些信息必须写到盘片上，还要加上同步标志、校验信息、间隔等。这些信息一起构成磁盘的软分段信息。所谓软分段，就是以索引孔做为定位基准，将扇区的划分由通过软件写入的标志来实现。索引孔用来检测盘片的转速和划分盘片的扇区区段。当盘片上的小孔转到与塑料封套上小孔的位置相对时，软盘机上的传感元件可测得一个脉冲信号，作为盘片旋 转一周的开始标志，以此作为扇区划分的起点。盘片在出厂前都要进行预格式化，即完成软分段工作。用户再根据不同的机型和操作系统，用格式化程序重新格式化(或叫初始化)。图7-52(a)每个磁道的记录格式图7-52(b)一个扇区的数据记录格式 图7-52(c)扇区地址格式4 软磁盘驱动器和控制器(1)找道操作(2)地址检测(3)读数据(4)写数据(5)初始化 7.5.4 磁带存储器1概述（1）磁带的分类：按带宽分有1/4英寸和1/2英寸；按带长分有2400英尺、1200英尺和600英尺；按外形分有开盘式磁带和盒式磁带；按记录密度分有800位/英寸、1600位/英寸、6250位/英寸；按带面并行记录的磁道数分有9道、16道等。计算机系统中多采用1/2英寸开盘磁带和1/4英寸盒式磁带，它们是标准磁带。（2）磁带机的分类：按磁带机规模分，有标准半英1/2磁带机、盒式磁带机、海量宽磁带存储器。按磁带机走带速度分，有高速磁带机(45m/s)、中速磁带机(23m/s）、低速磁带机(2m/s以下)。磁带机的数据传输率为C=Dv，其中D为记录密度，v为走带速度。带速快则传输率高。按磁带的记录格式分类，有启停式和数据流式。2 磁带的记录格式 图7-53 1/2英寸磁带标准格式图7-54 1/4英寸数据流九道磁带格式7.5.5 光存储器1概述按读写性质来分:光盘分为只读型、一次型、重写型三类。（1）只读型光盘 只读型光盘是厂商以高成本制作出母盘后大批重压制出来的光盘。这种模压式记录使光盘发生永久性物理变化，记录的信息只能读出，不能被修改。典型的产品有：LD 俗称影碟，记录模拟视频和音频信息，可放演60分钟全带 宽的PAL制电视。CD-DA 数字唱盘，记录数字化音频信息，可存储74分钟数字立体声信息。VCD 俗称小影碟，记录数字化视频和音频信息。可存储74分钟按MPEG-1标准压缩编码的动态图像信息。DVD 数字视盘。单记录层容量为4.7GB，可存储135分钟按MPEG-2标准压缩编码的相当于高清晰度电视的视频图像信息和音频信息。CD-ROM 主要用作计算机外存储器，记录数字数据，也可同时记录数字化视频和音频信息。（2）一次型光盘用户可以在这种光盘上记录信息，但记录信息会使介质的物理特性发生永久性变化，因此只 能写一次。写后的信息不能再改变，只能读。典型产品是CD-R光盘。用户可在专用的CD-R刻录机上向空白的CD-R盘写入数据，制作好的CD-R光盘可放在CD-ROM驱动器中读出。（3）重写型光盘用户可对这类光盘进行随机写入、擦除或重写信息。典型的产品有两种：MO 磁光盘。利用热磁效应写入数据：当激光束将磁光介质上的记录点加热到居里点温度 以上时，外加磁场作用改变记录点的磁化方向，而不同的磁化方向可表示数字“0”和“1”。利用磁光克尔效应读出数据：当激光来照射到记录点时，记录点的磁化方向不同，会引起 反射光的偏振面发生左旋或右旋，从而检测出所记录的数据“1”或“0”。PC 相变盘。利用相变材料的晶态和非晶态来记录信息。写入时，强弱不同的激光束对记录点加热再快速冷却后，记录点分别呈现为非晶态和晶态。读出时，用弱激光来扫描相变盘，晶态反射率高，非晶态反射率低，根据反射光强弱的变化即可检测出“1”或“0”。无论是磁光盘还是相变盘，介质材料发生的物理特性改变都是可逆变化，因此是可重写的。2 CD-ROM光盘（1）CD-ROM光盘存储机理 光盘是直径为120mm厚度为1.2mm的单面记录盘片。只读型光盘系统的共同原理是光盘上的信息以坑点形式分布，有坑点表示为“1”，无坑点表示为“0”，一系列的坑点(存储元)形成信息记录道。光盘的记录信息以凹坑方式永久性存储。读出时，当激光束聚焦点照射在凹坑上时将发生衍射，反射率低；而聚焦点照射在凸面上时大部分光将返回。根据反射光的光强变化并进行光-电转换，即可读出记录信息。（2）光盘的扇区数据结构00FF(10个)00MNSCFRMD数据校验SYNC(12字节)ID(4字节)数据区(2048字节)校验区(288字节)图7-55 光盘扇区数据结构3 CD-ROM驱动器及其接口（1）数据传输率早期的CD-ROM数据传输率只有150KB/s(即单倍 速)。之 后 陆 续 推 出 双 速(2 )，4 速(4)，24速(24)，甚至48速(48)的CD-ROM驱动器。高数据传输率的驱动器运速度快，但要求很高的容错性和纠错性能。从性能价格比考虑，16速的CD-ROM驱动器较为适宜，其数据传输率为2400KB/s，已是软驱的48倍。（2）数据缓冲器容量CD-ROM驱动器内有64KB256KB的数据缓冲器，用于暂存读出的数据，减少读取盘片的次数。一般选择256KB的CD-ROM驱动器。（3）接口类型CD-ROM驱动器中包含有控制器，其接口类型有IDE，EIDE，SCSI，SCSI-2等。目前普遍选用IDE或EIDE接口。其原因在于大多数PC机具有IDE或EIDE接口插座。只要使用40芯缆将CD-ROM驱动器背面的40芯插座与主板或多功能适配器卡上的IDE或EIDE接口的插座相连即可。此外，CD-ROM驱动器背面还有音频输出插座，将左、右声道信号线和地线的音频输出线与声卡的音频输入插座相连。7.6 小结对存储器的要求是容量大、速度快、成本低。为了解决了这三方面的矛盾，计算机采用多级存储体系结构，即Cache、主存和外存。CPU能直接访问内存(Cache、主存)，但不能直接访问外存。存储器的技术指标有存储容量、存取时间、存储周期、存储器带宽。广泛使用的SRAM和DRAM都是半导体随机读写存储器，前者速度比后者快，但集成度不如后者高。二者的优点是体积小，可靠性高，价格低廉，缺点是断电后不能保存信息。只读存储器和闪速存储器正好弥补了SRAM和DRAM的缺点，即使断电也仍然保存原先写入的数据。特别是闪速存储器能提供高性能、低功耗、高可靠性以及瞬时启动能力，因而有可能使现有的存储器体系结构发生重大变化。双端口存储器和多模块交叉存储器属于并行存储器。前者采用空间并行技术，后者采用时间并行技术。相联存储器不是按地址而是按内容访问的存储器，在Cache中用来存放行地址表，在虚拟存储器中用来存放段表、页表和快表。在这两种应用中，都需要快速查找。Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级Cache体系，指令Cache与数据Cache分设体系。要求Cache的命中率接近于1。主存与Cache的地址映射有全相联、直接、组相联 三种方式。其中组相联方式是前二者的折衷，适度兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。计算机的辅助存储器作为主存的后援设备，又称外部存储器，简称外存。它与主存共同组成了存储器系统的主存辅存层次。与主存相比，辅存具有容量大、速度慢、价格低、可脱机保存信息等特点，属于“非易失性”存储器。目前广泛用于计算机系统的辅助存储器有硬磁盘、软磁盘、磁带、光盘等。