教学课件PPT MCS51单片机的硬件结构与工作原理

第二章第二章 MCS-51MCS-51单片机的硬件结构与工作原理单片机的硬件结构与工作原理主要内容主要内容：1.MCS-511.MCS-51单片机组成（结构、引脚功能）单片机组成（结构、引脚功能）2.2.并行并行I/OI/O端口结构端口结构3.3.储器组织与操作储器组织与操作4.MCS-514.MCS-51单片机的中断系统单片机的中断系统1 1）中断系统概述）中断系统概述2 2）中断的处理过程）中断的处理过程重点理解：重点理解：1.MCS-51系列单片机存储器结构特点系列单片机存储器结构特点2.单片机特殊功能寄存器的作用单片机特殊功能寄存器的作用3.不同场合下单片机引脚的复用功能不同场合下单片机引脚的复用功能4.单片机的位处理功能及其作用单片机的位处理功能及其作用一、一、MCSMCS5151单片微机的硬件组成单片微机的硬件组成 第一节第一节 MCS-51MCS-51单片机的基本组成单片机的基本组成 1.中央处理单元中央处理单元CPU（8位）位）2.2.只读存储器只读存储器ROM 大小：（无、大小：（无、4K、8K、16K、32K、64K）作用：存储应用程序，数表作用：存储应用程序，数表 种类：掩膜种类：掩膜ROM、EPROM、EEPROM、FLASH ROM3.3.随机存取器随机存取器RAM 大小：（大小：（128B、256B、512B）作用：程序运行中存储工作变量和数据作用：程序运行中存储工作变量和数据4 4.并行输入并行输入/输出口输出口 I/O（32线）线）：系统总线、扩展外：系统总线、扩展外存、存、I/O接口芯片接口芯片5.5.串行输入串行输入/输出口输出口 UART （二线）：串行通信、扩展（二线）：串行通信、扩展I/O接口芯片接口芯片6 6、定时定时/计数器计数器 T（16位增量可编程）位增量可编程）它与它与CPU之间各自独立工作，当它计数满时向之间各自独立工作，当它计数满时向CPU中断中断7 7、时钟电路时钟电路 fosc：分为内部振荡器、外接振荡电路分为内部振荡器、外接振荡电路8 8、中断系统中断系统：五源中断、两级优先，可编程进行控制。五源中断、两级优先，可编程进行控制。时钟电路时钟电路CPUROMRAMT0 T1中断系统中断系统串行接口串行接口并行接口并行接口P0 P1 P2 P3TXD RXDINT0 INT1定时计数器定时计数器8位的位的CPU内部内部RAM：共共256个单元个单元内部内部ROM：4K字节字节ROM2个个16位的位的定定时时/计数器计数器4个个8位的位的并行并行I/O口口一个全双工一个全双工串行串行口。口。5个中断源的个中断源的中断系统中断系统时钟电路：时钟电路：产生时钟脉冲序列产生时钟脉冲序列二二.MCS51单片机的内部结构单片机的内部结构1234567891011121314151617181920403938373635343332313029282726252424222180318051 875189C51三三 单片机引脚功能单片机引脚功能P3口的第二功能口的第二功能VCCVSSXTAL2XTAL1RSTP0.0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7P1.0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0ALEP3.0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.72、振荡电路：、振荡电路：XTAL1、XTAL23、复位引脚：、复位引脚：RST4、并行口：、并行口：P0、P1、P2、P37、ALE：地址锁存控制信号：地址锁存控制信号1、电源线：、电源线：VCC(+5V)、VSS(地地)EAPSEN5、EA：程序存储器访问控制信号：程序存储器访问控制信号6、PSEN：外部：外部ROM读选通信号读选通信号RXD/TXD/INT0/INT1/T0/T1/WR/RD/四、振荡器、时钟电路及时序四、振荡器、时钟电路及时序 1.1.时钟电路时钟电路 MCSMCS5l5l单片机内部有一个用于构成振荡器的高增益反相放大器，引单片机内部有一个用于构成振荡器的高增益反相放大器，引脚脚XTALlXTALl和和XTAL2XTAL2分别是反相放大器的输入端和输出端，由这个放大器分别是反相放大器的输入端和输出端，由这个放大器与作为反馈元件的片外晶体或陶瓷谐振器一起构成了一个自激振荡器，与作为反馈元件的片外晶体或陶瓷谐振器一起构成了一个自激振荡器，如图如图2 24 4所示。这种方式形成的时钟信号称为内部时钟方式。图所示。这种方式形成的时钟信号称为内部时钟方式。图2 25 5所所示，为外部时钟方式。示，为外部时钟方式。一般使用 2.2.有关有关单片机单片机CPUCPU的的时序时序1 1）振荡周期）振荡周期：指为单片机提供定时信号的振荡源的周期，若为内部产生指为单片机提供定时信号的振荡源的周期，若为内部产生方式时，为石英晶体的振荡周期。方式时，为石英晶体的振荡周期。（2 2）时钟周期）时钟周期：也称为状态周期，用也称为状态周期，用S S表示。时钟周期是计算机中最基本表示。时钟周期是计算机中最基本的时间单位，在一个时钟周期内，的时间单位，在一个时钟周期内，CPUCPU完成一个最基本的动作。完成一个最基本的动作。MCSMCS5151单单片机中一个时钟周期为振荡周期的片机中一个时钟周期为振荡周期的2 2倍。倍。3 3）机器周期：完成一个基本操作（例如，取指令、存储器读、存储器写）机器周期：完成一个基本操作（例如，取指令、存储器读、存储器写等）所需要的时间称为机器周期。等）所需要的时间称为机器周期。MCSMCS5151的一个机器周期含有的一个机器周期含有6 6个时钟周个时钟周期。期。（4 4）指令周期）指令周期完成一条指令所需要的时间称为指令周期。完成一条指令所需要的时间称为指令周期。MCSMCS5l5l的指令周期含的指令周期含1 14 4个个机器周期不等，其中多数为单周期指令，还有机器周期不等，其中多数为单周期指令，还有2 2周期和周期和4 4周期指令。周期指令。4 4周期周期指令只有乘、除两条指令。指令只有乘、除两条指令。ALE2S6S2S6S3S4S5S3S4S5S1S1S一个机器周期一个机器周期P1 P2P1 P22S1S6S1S单字节单周期指令例：INC A读操作码读操作码）读下一个操作码（丢弃读下一个操作码（丢弃3S4S5S 取指令取指令 分析分析 执行执行 时钟周期第四节第四节 MCS-51MCS-51存储器组织与操作存储器组织与操作(重点重点)MCS51系列单片机其存储结构特点是系列单片机其存储结构特点是：将程序存储器和数据存储器分开，并有各自的寻址机构和寻址方式，将程序存储器和数据存储器分开，并有各自的寻址机构和寻址方式，这种结构的单片微机称为这种结构的单片微机称为哈佛型结构哈佛型结构单片微机单片微机。在物理上在物理上有有4 4个相互独立的存储空间：个相互独立的存储空间：片内和片外程序存储器；片内和片外数据存储器。片内和片外程序存储器；片内和片外数据存储器。在逻辑上在逻辑上有三个彼此独立的地址空间：有三个彼此独立的地址空间：1、片内外统一编址的、片内外统一编址的64KB程序存储器地址间；程序存储器地址间；2、256字节的字节的片内数据存储器片内数据存储器地址空间；地址空间；3、64K字节的字节的片外数据存储器片外数据存储器地址空间地址空间一、一、MCSMCS5151程序存储器程序存储器组织结构与地址空间组织结构与地址空间 7 7个特殊单元：个特殊单元：0000H 0000H 复位后复位后,PC=0000H.,PC=0000H.开始执行程序开始执行程序 0003H 0003H 外部中断外部中断0 0（INT0INT0）入口）入口 000BH 000BH 定时器定时器0 0中断（中断（TF0TF0）入口）入口 0013H 0013H 外部中断外部中断1 1（INT1INT1）入口入口 001BH 001BH 定时器定时器1 1（TF1TF1）入口）入口 0023H 0023H 串行口中断串行口中断TI/RITI/RI入口入口 002BH 002BH 定时计数器定时计数器2 2溢出或溢出或T2EXT2EX输入负跳变（输入负跳变（5252系列）系列）MCSMCS5l5l采用采用1616位的程序计数器位的程序计数器PCPC和和l6l6位的地址总线，位的地址总线，64KB64KB片内、外片内、外的程序存储器空间连续、统一的程序存储器空间连续、统一。二、二、MCSMCS5151数据存储器数据存储器组织与地址空间组织与地址空间 数据存储器地址空间由内部和外部数据存储器空间组成。内部和外部数数据存储器地址空间由内部和外部数据存储器空间组成。内部和外部数据存储器空间据存储器空间存在重叠存在重叠，通过，通过不同指令不同指令来区别。来区别。内部数据存储器在物理上又可分成三部分：低内部数据存储器在物理上又可分成三部分：低128128字节字节RAMRAM、高、高128128字节字节RAM(RAM(仅仅8032803208520852才有才有)和专用寄存器和专用寄存器(SFR)(SFR)。0000H FFFFH 00H 7FH 内 部RAM 外 部 RAM 64KB 数 据 存 储器 示 意图 SFR 80H FFH 1 1、工作寄存器区工作寄存器区2 2、20H-2FH 20H-2FH 位寻址区既可进行字节寻址，位寻址区既可进行字节寻址，又可进行位寻址。这又可进行位寻址。这1616个单元共有个单元共有16168 8128128位，位，3 3、30H-7FH 30H-7FH 通用通用存储区存储区4 4、片外数据存储器、片外数据存储器 0000 0000H HFFFFHFFFFH范围为范围为64K64K字节，采用字节，采用R0R0、R1R1或或DPTRDPTR寄存器间址寄存器间址方式访问。当采用方式访问。当采用R0R0、R1R1间址时只能访问低间址时只能访问低256256字节，采用字节，采用DPTRDPTR间址可访问整个间址可访问整个64K64K字节空间。字节空间。组组通通用用寄寄存存器器区区第第0组组通通用用寄寄存存器器区区第第1组组通通用用寄寄存存器器区区第第2组组通通用用寄寄存存器器区区第第3）（位位地地址址位位寻寻址址区区FH7H00区区用用户户 RAMH00H08/H07H10/FH0H18/H17H20/FH1H30/FH2FH7R0、R1、R2、R3、R4、R5、R6、R7即可位寻址，又可字节寻址即可位寻址，又可字节寻址数据缓冲区、堆栈区、工作数据缓冲区、堆栈区、工作单元单元数据存储器地址空间数据存储器地址空间 7FH 通用RAM区2FH7FH7EH7DH7CH7BH7AH79H78H2EH77H76H75H74H73H72H71H70H2DH6FH6EH6DH6CH6BH6AH69H68H2CH67H66H65H64H63H62H61H60H2BH5FH5EH5DH5CH5BH5AH59H58H2AH57H56H55H54H53H52H51H50H29H4FH4EH4DH4CH4BH4AH49H48H28H47H46H45H44H43H42H41H40H27H3FH3EH3DH3CH3BH3AH39H38H26H37H36H35H34H33H32H31H30H25H2FH2EH2DH2CH2BH2AH29H28H24H27H26H25H24H23H22H21H20H23H1FH1EH1DH1CH1BH1AH19H18H22H17H16H15H14H13H12H11H10H21H0FH0EH0DH0CH0BH0AH09H08H20H07H06H05H04H03H02H01H00H字节地址字节地址 位地址位地址寄存器组0（R0R7）00H 07H 08H 0FH 10H 17H 18H 1FH 20H 2FH 30H 7FH 00 78 07 06 05 04 03 02 01 7F 7E 7D 7C 7B 7A 79 寄存器组1（R0R7）寄存器组2（R0R7）寄存器组3（R0R7）位地址区（007F）字节寻址（307F）三、特殊功能寄存器地址空间三、特殊功能寄存器地址空间 共有共有2626个专用寄存器个专用寄存器SFR(Special Functional Register)SFR(Special Functional Register)，它，它们离散地分布在片内们离散地分布在片内RAMRAM的高的高128128字节地址字节地址80H80H0FFH0FFH中。中。程序计数器程序计数器PCPC不占据不占据RAMRAM单元，在除单元，在除PCPC外的专用寄存器外的专用寄存器SFRSFR中，有中，有1212个专用寄存器既可字节寻址，又可位寻址。个专用寄存器既可字节寻址，又可位寻址。注意：注意：1)表中共有表中共有5个双字节寄存器。（个双字节寄存器。（5151系列只有系列只有3 3个个)2)PC也为双字节寄存器，但是也为双字节寄存器，但是不在不在80H FFH范围内。范围内。3)表中，凡地址能被表中，凡地址能被8整除的寄存器都是可整除的寄存器都是可位寻址位寻址的寄存器的寄存器。标识符名 称地址*Acc累加器E0H*BB寄存器F0H*PSW程序状态字D0HSP堆栈指针81HDPTR数据指针(DPH和DPL)82H,83H*P0口080H*P1口190H*P2口2A0H*P3口3B0H*IP中断优先级寄存器B8H*IE中断控制寄存器A8HTMOD定时器方式寄存器89H*TCON定时器控制寄存器88H标识符名 称地址TH0计数器0高位8CHTL0计数器0低位8AHTH1计数器1高位8DHTL1计数器1低位8BH*SCON串行口控制98HSBUF串行数据缓冲器99HPCON电源控制97H位地址的表示法例：位名称位名称 CY CY、RS0RS0n 寄存器名加序号寄存器名加序号 PSW.7PSW.7n ACC.1 ACC.1 字节地址加序号字节地址加序号 20H.320H.3n 直接位地址直接位地址 00H00H1.1.累加器累加器ACCACC 累累加器加器A A在大部分的算术运算中存放某个操作数和运算结果。在大部分的算术运算中存放某个操作数和运算结果。2.2.寄存器寄存器B B寄存器寄存器B B主要用于与累加器主要用于与累加器A A配合执行乘法和除法指令的操作。配合执行乘法和除法指令的操作。3.3.程序状态字程序状态字PSWPSW8 8位寄存器，用来存放程序状态信息。某些指令的执行结位寄存器，用来存放程序状态信息。某些指令的执行结果会自动影响果会自动影响PSWPSW的有关状态标志位，有些状态位可用指令来设置。的有关状态标志位，有些状态位可用指令来设置。特殊功能寄存器特殊功能寄存器D7D6D5D4D3D2D1D0CyACF0RS1RS0OV-P：进位标志位：进位标志位：半进位标：半进位标 ：用户标志位：用户标志位：工作寄存器组选择：工作寄存器组选择：溢出标志：溢出标志 P P ：奇偶标志：奇偶标志,A中中1的个数为奇数的个数为奇数 P=1；否则；否则 P=0。RS1 RS0 寄存器组内部RAM地址0 0 工作寄存器组000H07H0 1 工作寄存器组108H0FH1 0 工作寄存器组210H17H1 1 工作寄存器组318H1FH4.4.堆栈指针堆栈指针SPSP堆栈是一个特殊的存储区，用来暂时存放数据和地址，它堆栈是一个特殊的存储区，用来暂时存放数据和地址，它是按照是按照“先进后出先进后出”的原则存放数据。的原则存放数据。栈指针栈指针SPSP为一个为一个8 8位专用寄存器，每存入位专用寄存器，每存入(或取出或取出)一个字节数据，一个字节数据，SPSP就自动就自动加加1(1(或减或减1)1)，SPSP始终指向新的栈顶。始终指向新的栈顶。系统复位后堆栈指针初始化为系统复位后堆栈指针初始化为07H07H。5.5.数据指针数据指针DPTRDPTR1616位的专用寄存器，由高位字节位的专用寄存器，由高位字节DPHDPH和低位字节和低位字节DPLDPL组成。可作为一个组成。可作为一个1616位寄存器使用，也可以作为位寄存器使用，也可以作为2 2个独立的个独立的8 8位寄存器位寄存器DPHDPH和和DPLDPL使用。使用。6.I/O6.I/O端口端口P0P0P3P3 专用寄存器专用寄存器P0P0P3P3分别是分别是I/OI/O端口端口P0P0P3P3的锁存器。可以把的锁存器。可以把I/OI/O口当口当作作般的专用寄存器来使用，没有专门设置的口操作指令，般的专用寄存器来使用，没有专门设置的口操作指令，全部采用统全部采用统一的一的MOVMOV指令。指令。作业：作业：2-22-2 2-3 2-3 2.2.1 P0口结构返回返回DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0地址地址/数据控制线数据控制线+5VP0.0转换开关转换开关锁存器锁存器作用作用:1、外扩芯片时，、外扩芯片时，P0口不再做口不再做I/O口使用，而是先传送地址，后传送数据。口使用，而是先传送地址，后传送数据。2、没有外扩芯片时，、没有外扩芯片时，P0口可以直接作为口可以直接作为输入口输入口或或输出口输出口使用。使用。第二节第二节 并行并行I/O接口接口 P0口直接做输出口时，输出信息的过程：（将0送到P0.0的过程)返回返回DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0地址地址/数据控制线数据控制线+5VP0.0转换开关转换开关锁存器锁存器00010注意注意:P0口做输出口时，内部数据经过锁存器送到口做输出口时，内部数据经过锁存器送到P00-P07上。由于上管上。由于上管始终截止，而当下管也截止时，始终截止，而当下管也截止时，P00P07被架空，没有标准的高电平，所被架空，没有标准的高电平，所以以P0口作输出口使用时，必须外接上拉电阻。口作输出口使用时，必须外接上拉电阻。P0口直接做输入口时，输入信息的过程：（将P0.0处的1送入DB0.0的过程)DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0地址地址/数据控制线数据控制线+5VP0.0转换开关转换开关锁存器锁存器001注意注意:1、P0口作输入口时，口作输入口时，P00P07上的信号经过缓冲器送到内部数据总线上。上的信号经过缓冲器送到内部数据总线上。在读引脚之前，要先将锁存器置在读引脚之前，要先将锁存器置1，否则总是读到，否则总是读到0。2、CPU对对P0口的读操作有口的读操作有2种：种：读引脚读引脚和和读读改改写锁存器写锁存器。1当当CPU执行执行 MOV A，P0或或 JB/JNB P0.x，标号，标号 时，产生读引脚控制信号，时，产生读引脚控制信号，此时读的是引脚的状态此时读的是引脚的状态。当当CPU执行读执行读改改写指令（以端口为写指令（以端口为目的操作数的目的操作数的ANL、ORL、XRL、DEC、INC SETB、CLR等）时，产生等）时，产生读锁存信号，此时是先读锁存器的状态，读锁存信号，此时是先读锁存器的状态，在修改之后，送回锁存器保存。在修改之后，送回锁存器保存。返回返回2.2.2 P1口结构DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0+5VP1.0锁存器锁存器作用作用:P1口只能可以直接作为口只能可以直接作为输入口输入口或或输出口输出口使用。使用。返回返回返回返回DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0+5VP1.0锁存器锁存器P1口直接做输出口时，输出信息的过程：口直接做输出口时，输出信息的过程：（将（将1送到送到P1.0的过程的过程)1001注意：注意：P1口做输出口时，内部数据经过锁存器送到口做输出口时，内部数据经过锁存器送到P10-P17上。上。由于内部有上拉电阻，所以由于内部有上拉电阻，所以P1口作输出口使用时，不用外接上拉电阻。口作输出口使用时，不用外接上拉电阻。DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0+5VP1.0锁存器锁存器P1口直接做输入口时，输入信息的过程：口直接做输入口时，输入信息的过程：（将（将P1.0P1.0处的处的0 0送入送入DB0.0DB0.0的过程的过程)00注意注意:1、P1口作输入口时，口作输入口时，P10P17上的信号经过缓冲器送到内部数据总线上。上的信号经过缓冲器送到内部数据总线上。在读引脚之前，要先将锁存器置在读引脚之前，要先将锁存器置1，否则总是读到，否则总是读到0。2、CPU对对P1口的读操作有口的读操作有2种：种：读引脚读引脚和和读读改改写锁存器写锁存器。当当CPU执行执行 MOV A，P1或或 JB/JNB P1.x，标号，标号 时，产生读引脚控制信号，时，产生读引脚控制信号，此时读的是引脚的状态此时读的是引脚的状态。当当CPU执行读执行读改改写指令（以端口为目写指令（以端口为目的操作数的的操作数的ANL、ORL、XRL、DEC、INC、SETB、CLR等）时，产生读锁存等）时，产生读锁存信号，此时是先读锁存器的状态，在修改信号，此时是先读锁存器的状态，在修改之后，送回锁存器保存。之后，送回锁存器保存。返回返回2.2.3 P2口结构DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0地址控制线地址控制线+5VP2.0转换开关转换开关锁存器锁存器作用作用:1、外扩芯片时，、外扩芯片时，P2口不再做口不再做I/O口使用，而是传送高口使用，而是传送高8位地址。位地址。2、没有外扩芯片时，、没有外扩芯片时，P2口可以直接作为口可以直接作为输入口输入口或或输出口输出口使用。使用。返回返回返回返回DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0地址控制线地址控制线+5VP2.0转换开关转换开关锁存器锁存器P2口直接做输出口时，输出信息的过程：（将0送到P2.0的过程)00010注意：注意：P2口做输出口时，内部数据经过锁存器送到口做输出口时，内部数据经过锁存器送到P20-P27上。上。由于内部有上拉电阻，所以由于内部有上拉电阻，所以P2口作输出口使用时，不用外接上拉电阻。口作输出口使用时，不用外接上拉电阻。2.2.4 P3口结构DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0+5VP3.0锁存器锁存器第二功能输出第二功能输出第二功能输入第二功能输入作用作用:1、P3口可以直接作为口可以直接作为输入口输入口或或输出口输出口使用。使用。2、P3口的引脚又具有口的引脚又具有第二功能第二功能。1 当使用单片机内部串行口时，若CPU执行MOV A，SBUF指令，则P3.0(RXD)作为接收信号线，接收由外界串行输入的数据；若CPU执行MOV SBUF，A指令，则P3.1(TXD)作为发送信号线，串行发送数据至外界。2当单片机使用外中断时，P3.2（INT0）作为外中断0的中断请求输入线，3.3(INT1)作为外中断1的中断请求输入线。3当单片机使用定时器，且定时器工作于计数方式时，P3.4（T0）作为定时器0的计数脉冲输入线，P3.5(T1)作为定时器1的计数脉冲输入线。4当单片机外扩RAM或I/O接口芯片时，P3.6（WR）作为RAM或I/O接口芯片的写控制信号，P3.7(RD)作为RAM或I/O接口芯片的读控制信号。当当P3口的一些引脚没有作为第二功能使用时，这些引脚就被释放，直接作为口的一些引脚没有作为第二功能使用时，这些引脚就被释放，直接作为I/O口口线使用。线使用。返回返回返回返回DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0+5VP3.0锁存器锁存器第二功能输出第二功能输出第二功能输入第二功能输入P3口直接做输出口时，输出信息的过程：（将1送到P3.0的过程)1001注意：注意：P3口做输出口时，内部数据经过锁存器送到口做输出口时，内部数据经过锁存器送到P30-P37上。上。由于内部有上拉电阻，所以由于内部有上拉电阻，所以P2口作输出口使用时，不用外接上拉电阻。口作输出口使用时，不用外接上拉电阻。DCPQQ读引脚读引脚读锁存读锁存写控制信号写控制信号DB0.0+5VP3.0锁存器锁存器第二功能输出第二功能输出第二功能输入第二功能输入0P3口直接做输入口时，输入信息的过程：（将P3.0处的0送入DB0.0的过程)0注意注意:1、P3口作输入口时，口作输入口时，P30P37上的信号经过缓冲器送到内部数据总线上。上的信号经过缓冲器送到内部数据总线上。在读引脚之前，要先将锁存器置在读引脚之前，要先将锁存器置1，否则总是读到，否则总是读到0。2、CPU对对P3口的读操作有口的读操作有2种：种：读引脚读引脚和和读读改改写锁存器写锁存器。当当CPU执行执行 MOV A，P3或或 JB/JNB P3.x，标号，标号 时，产生读引脚控制信号，时，产生读引脚控制信号，此时读的是引脚的状态此时读的是引脚的状态。当当CPU执行读执行读改改写指令（以端口为目写指令（以端口为目的操作数的的操作数的ANL、ORL、XRL、DEC、INC、SETB、CLR等）时，产生读锁存等）时，产生读锁存信号，此时是先读锁存器的状态，在修改信号，此时是先读锁存器的状态，在修改之后，送回锁存器保存。之后，送回锁存器保存。返回返回 一、并行一、并行I/OI/O接口的内部结构接口的内部结构 1.P01.P0口的位结构与功能：口的位结构与功能：8 8位漏极开路型双向并行位漏极开路型双向并行I IO O口口 使用：使用：P0口为三态双向口，即可作为一般口为三态双向口，即可作为一般I/O口使用，也口使用，也可作地址可作地址/数据总线口。数据总线口。1）P0口作一般口作一般I/O口口-“读引脚先写读引脚先写1”“在输入数据时应先把口置在输入数据时应先把口置1，使两个，使两个FET都截止，引脚处都截止，引脚处于悬浮状态，可作高阻抗输入于悬浮状态，可作高阻抗输入”2）访问访问外部存储器时，它是一个复用的地址外部存储器时，它是一个复用的地址/数据总线。数据总线。（分时使用）输出地址总线低分时使用）输出地址总线低8位位A7A0（利用利用ALEALE信号的下信号的下降沿将地址锁存，降沿将地址锁存，锁存）作数据总线锁存）作数据总线 D7D0 8 8。第二节第二节 并行并行I/OI/O接口接口 第二章 2-34&DQQ Vcc控制端地址/数据读锁存器内部总线写锁存器读引脚T1T2P0.x引脚 锁存器1P0口某位的结构图 第二章 2-352.P12.P1口的位结构与功能口的位结构与功能1 1）P1P1口也是口也是个个准双向准双向I IO O口口2 2）应用：）应用：通常作一般通常作一般I/O口用口用DQQ 读锁存器内部总线写锁存器读引脚锁存器 T2P1.x引脚 内部上拉电阻3.P23.P2口的位结构与功能口的位结构与功能 DQQ 地址读锁存器内部总线写锁存器读引脚锁存器1 VccT2P2.x引脚 内部上拉电阻控制1 1）在结构上比）在结构上比P0P0口少了一个输出口少了一个输出转换控制部分，多路开关转换控制部分，多路开关MUXMUX的倒的倒向由向由CPUCPU命令控制，且命令控制，且P2P2口内部接口内部接有固定的上拉电阻有固定的上拉电阻。2）P2P2口既可作为通用口既可作为通用I IO O口使用口使用（先写先写“1”1”），又可作为地址总），又可作为地址总线口，线口，输出高输出高8 8位地址。（位地址。（A15A8A15A8）第二章 2-364.P34.P3口的位结构与功能口的位结构与功能 P3.0(RXD)P3.0(RXD)：串行输入端。：串行输入端。P3.1(TXD)P3.1(TXD)：串行输出端。：串行输出端。P3.2()P3.2()：外部中断：外部中断0 0输入端，低电平有效。输入端，低电平有效。P3.3()P3.3()：外部中断：外部中断1 1输入端，低电平有效。输入端，低电平有效。P3.4(T0)P3.4(T0)：定时计数器：定时计数器0 0外部事件计数输入端。外部事件计数输入端。P3.5(T1)P3.5(T1)：定时计数器：定时计数器1 1外部事件计数输入端。外部事件计数输入端。P3.6()P3.6()：外部数据存储器写选通信号，低电平有效。：外部数据存储器写选通信号，低电平有效。P3.7()P3.7()：外部数据存储器读选通信号，低电平有效。：外部数据存储器读选通信号，低电平有效。P3P3口与口与PlPl口的输出驱动部分及内部口的输出驱动部分及内部上拉电阻相同，但比上拉电阻相同，但比P1P1口多了一个口多了一个第二功能控制部分的逻辑电路。第二功能控制部分的逻辑电路。DQQ 读锁存器内部总线写锁存器读引脚锁存器 VccT2P3.x引脚 内部上拉电阻&第二输入功能第二输出功能第二章 2-37单片机的片外三总线结构单片机的片外三总线结构地址线地址线(DBUS)(DBUS)：P0低八位低八位地址，地址，P2高八地址；高八地址；数据线数据线(ABUS)(ABUS)：P0输入输输入输出出8位数据；位数据；控制线控制线(CBUS)(CBUS)：P3口的口的8位加上位加上/PSEN、ALE共同共同完成完成 控制总线。控制总线。第二章 2-38P0P3的功能及使用时的注意事项的功能及使用时的注意事项 1.在无片外扩展存储器的系统中，这四个端口的每一位都可以作为准双向在无片外扩展存储器的系统中，这四个端口的每一位都可以作为准双向通用通用IO端口使用。在具有片外扩展存储器的系统中，端口使用。在具有片外扩展存储器的系统中，P2口作为高口作为高8位地址位地址线，线，P0口作为双向总线，分时作为低口作为双向总线，分时作为低8位地址和数据的输入输出线。位地址和数据的输入输出线。2.P0口作为通用双向口作为通用双向IO口用时，必须外接上拉电阻。口用时，必须外接上拉电阻。3.P3口除了作通用口除了作通用IO使用外，它的各位还具有第二功能。当使用外，它的各位还具有第二功能。当P3口某口某一位用于第二功能作输出时，则不能再作通用一位用于第二功能作输出时，则不能再作通用IO使用。使用。4.当当P0P4端口用作输入时，为了避免误读，都必须先向对应的输端口用作输入时，为了避免误读，都必须先向对应的输出锁存器写入出锁存器写入“1”，使，使FET截止。然后再读端口引脚。截止。然后再读端口引脚。如：如：MOV P1,#0FFH ;写入写入“1”MOV A,P15.I/O口口 可按字节寻址，也可按位寻址可按字节寻址，也可按位寻址 复位是单片机的初始化操作，其作用是使复位是单片机的初始化操作，其作用是使CPUCPU和系统中其它部件都处和系统中其它部件都处于一个确定的初始状态，并从这个状态开始工作于一个确定的初始状态，并从这个状态开始工作。在振荡器运行时，在振荡器运行时，RSTRST端至少要保持端至少要保持2 2个机器周期个机器周期(24(24个振荡周期个振荡周期)为高，为高，才完成一次复位。才完成一次复位。复位后片内各专用寄存器的状态复位后片内各专用寄存器的状态 第三节第三节 MCS-51MCS-51单片机的复位单片机的复位寄存器内容寄存器内 容PC00HTMOD00HA00HTCON00HB00HTH000HPSW00HTL000HSP07HTH100HDPTR0000HTL100HP0P30FFHSCON00HIP（XXX00000）BSBUF不变IE（0XX00000）BPCON（0XXXXXXX）B第二章 2-40 RST80318051+5V+5V22uF1K RST80318051+5V+5V22uF1K RST80318051+5V+5V22uF1K 200 R1R2C1C1R1（a）上电复位 200 R1R2C1C2（b）按键电平复位（C）按键脉冲复位几种实用的复位电路几种实用的复位电路 第二章 2-41 MCS MCS5151的中断系统的中断系统 MCS-51MCS-51及其及其5l5l子系列的其它成员都具有相同的中断子系列的其它成员都具有相同的中断结构。结构。80518051有有5 5个中断源个中断源2 2个外部中断源个外部中断源INT0INT0和和INT1INT1，2 2个片内定时器计数器溢出中断源，个片内定时器计数器溢出中断源，1 1个片内串行个片内串行口中断源。口中断源。分为两级分为两级高级中断和低级中断。其中任何一个高级中断和低级中断。其中任何一个中断源的优先级均可由中断源的优先级均可由软件设定为高级或低级软件设定为高级或低级，能，能实现两级中断服务程序嵌套实现两级中断服务程序嵌套 。都是可屏蔽的，由软件设定。都是可屏蔽的，由软件设定。第二章 2-42一、一、MCSMCS5151的中断源的中断源 1.1.中断源中断源1)1)外部中断外部中断0 0请求，由请求，由P3.2P3.2引脚输入。可由用户设定为两种引脚输入。可由用户设定为两种触发方式，（电平触发方式还是边沿触发方式）。一旦输入触发方式，（电平触发方式还是边沿触发方式）。一旦输入信号有效，则向信号有效，则向CPUCPU申请中断，并且将中断标志申请中断，并且将中断标志IE0IE0置置1 1。2)2)外部中断外部中断1 1请求，由请求，由P3.3P3.3引脚输入。亦可由用户设定为电引脚输入。亦可由用户设定为电平触发方式还是边沿触发方式。一旦输人信号有效，则向平触发方式还是边沿触发方式。一旦输人信号有效，则向CPUCPU申请中断，并将中断标志申请中断，并将中断标志IE1IE1置置1 1。INT0 IE0 INT1 IE1 TF0 TF1 RI TI 图 10、8051中 断 源 第二章 2-43 INT0 IE0 INT1 IE1 TF0 TF1 RI TI 图 10、8051中 断 源 3 3）片内定时器）片内定时器T0T0溢出中断请求。当定时器溢出中断请求。当定时器T0T0产生溢出时，产生溢出时，T0T0中断请求标志中断请求标志TF0 TF0 置置1 1，请求中断处理。，请求中断处理。4)4)片内定时器片内定时器T1T1溢出中断请求。当定时器溢出中断请求。当定时器T1T1产生溢出时，产生溢出时，T1T1中断请求标志中断请求标志TF1TF1置置l l，请求中断处理。，请求中断处理。5)5)片内串行口发送接收中断请求。当通过串行口发送或接片内串行口发送接收中断请求。当通过串行口发送或接收完一帧串行数据时，串行口中断请求标志收完一帧串行数据时，串行口中断请求标志TITI或或RIRI置置1 1，请求中，请求中断处理。断处理。2.2.中断请求标志中断请求标志(1)TCON(1)TCON的中断标志的中断标志 TCONTCON是专用寄存器，字节地址为是专用寄存器，字节地址为88H88H，它锁存了外部中断请求标志及，它锁存了外部中断请求标志及T0T0和和T1T1的溢出中断请求标志的溢出中断请求标志TCONTCOND7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D0TF1TF1TR1TR1TF0TF0TR0TR0IE1IE1IT1IT1IE0IE0IT0IT0 1)IT01)IT0：选择外部中断：选择外部中断0 0（INT0INT0）触发方式控位。）触发方式控位。2)IE02)IE0：外部中断：外部中断0 0请求标志位。请求标志位。IE0IE01 1，外部中断，外部中断0 0向向CPUCPU申请中断。申请中断。3)IT13)IT1：选择外部中断：选择外部中断1 1（INT1INT1）触发方式控制位。）触发方式控制位。4)1E14)1E1：外部中断：外部中断1 1请求标志位。请求标志位。IE1IE11 1时，外部中断时，外部中断1 1向向CPUCPU申请中断。申请中断。5)TF05)TF0：片内定时器：片内定时器T0T0溢出中断请求标志。溢出中断请求标志。T0T0被启动后，从初始值开始被启动后，从初始值开始进行加进行加1 1计数，当最高位产生溢出时置计数，当最高位产生溢出时置TF0TF01 1，向，向CPUCPU申请中断，直到申请中断，直到CPUCPU响应该中断时，才由硬件自动将响应该中断时，才由硬件自动将TF0TF0清清0 0，也可由软件查询该标志，并用软，也可由软件查询该标志，并用软件清件清0 0。6)TF16)TF1：片内定时器：片内定时器T1T1溢出中断请求标志，其操作功能与溢出中断请求标志，其操作功能与TF0TF0类同。类同。2)SCON2)SCON的中断标志的中断标志 SCONSCON是串行口控制寄存器，与中断有关的是它的低两位是串行口控制寄存器，与中断有关的是它的低两位TITI和和RIRI。1)TI1)TI（SCON.1SCON.1）：串行口发送中断标志位。每发送完一个串行帧，）：串行口发送中断标志位。每发送完一个串行帧，由硬件置位由硬件置位TITI。CPUCPU响应中断时，不能清除响应中断时，不能清除TITI，TITI必须由软件清除。必须由软件清除。2 2）RI(SCON.0)RI(SCON.0)：串行口接收中断标志位，当允许串行口接收数据时，：串行口接收中断标志位，当允许串行口接收数据时，每接收完一个串行帧，由硬件置位每接收完一个串行帧，由硬件置位RIRI。同样，同样，RIRI必须由软件清除必须由软件清除。SCONSCON RI TIRB8RB8RB8TB8TB8TB8RENRENRENSM2SM2SM2SM1SM1SM1SM0SM0SM0二、二、MCSMCS5151的中断管理的中断管理 1 1、中断允许寄存器、中断允许寄存器IEIE中断的允许与开放中断的允许与开放 0：关INT 中断01：开INT 中断00：关T 中断1：开T 中断001：开T 中断0：关T 中断0：关INT 中断1：开INT 中断11110：关T 中断1：开T 中断221：开所有中断0：关所有中断1：开串行口中断0：关串行口中断位地址IEEAAFADETACESABETAAEXA9ETA8EX00112 在中断源与在中断源与CPUCPU之间有二级中断允许控制逻辑电路，一之间有二级中断允许控制逻辑电路，一级为级为总允许总允许，第二级为，第二级为源允许，源允许，由由IEIE控制。控制。总允许总允许源允许2 2中断优先级寄存器中断优先级寄存器IPIP 中断优先级控制中断优先级控制 内部自然优先级：内部自然优先级：入口地址入口地址 INT0 高高 0003H T0 000BH INT1 0013H T1 001BH TI/RI 底底 0023H为什么要有为什么要有中断优先级中断优先级？中断管理逻辑图中断管理逻辑图IE0TF0IE1RI/TITF2TF1EAEX0ET0EX1ET1ESET2PX0PT0PX1PT1PSPT2011111100000高级中断请求低级中断请求中断源中断源中断入口中断入口查询电路中断优先级寄存器全局中断允许中断源允许中断标志中断选择10IT010IT11TF2TF1TF0TIRIINT0INT1同一级中的同一级中的5个中断源的优先顺序个中断源的优先顺序 /INT0中断中断 T0溢出中断溢出中断 /INT1中断中断 T1溢出中断溢出中断 串口中断串口中断 高高低低自然优先级自然优先级中断优先原则：（概括为四句话）中断优先原则：（概括为四句话）1)低级不中断高级低级不中断高级2)高级不睬低级高级不睬低级3)同级不能打断同级不能打断4)同级、同时中断，按同级、同时中断，按自然优先级自然优先级中断处理过程一般分为三个阶段，即中断响应、中断处理和中断返回中断处理过程一般分为三个阶段，即中断响应、中断处理和中断返回。三、响应中断的条件及过程三、响应中断的条件及过程 1.1.中断响应中断响应（1 1）中断响应的条件）中断响应的条件 1）有中断源发出请求信号）有中断源发出请求信号 2）中断是开放的（总允许、源允许）中断是开放的（总允许、源允许）3）没有封锁（受阻），）没有封锁（受阻），受阻情况是：CPU正在执行同级或高一级的中断服务程序；现行机器周期不是正在执行的指令的最后一个机器周期，即现行指令完成前不响应任何中断请求；当前正在执行的是中断返回指令RETI或访问专用寄存器IE或IP的指令。也就是说，在执行RETI或是访问IE、IP的指令后，至少需要再执行条其他指令，才会响应中断请求。2 2）中断响应过程）中断响应过程 进入中断响应周期。进入中断响应周期。CPUCPU在中断响应周期要完成下列操作：在中断响应周期要完成下列操作：1)根据中断请求源的优先级高低，使相应的优先级状态触发器置根据中断请求源的优先级高低，使相应的优先级状态触发器置1。2)清相应中断请求标志位清相应中断请求标志位IE0、IE1、TF0或或TF1 3)保留断点，把保留断点，把PC内容压入堆内容压入堆 保存。保存。4)把被响应的中断源服务程序把被响应的中断源服务程序入口地址入口地址送入送入PC，输入相应中断服务程序。，输入相应中断服务程序。2.2.中断服务与返回中断服务与返回 在编写中断服务程序时加注意的几点：在编写中断服务程序时加注意的几点：1)1)因各入口地址之间只相隔因各入口地址之间只相隔8 8个字节，一般的中断服务程序是存放不个字节，一般的中断服务程序是存放不下的。所以通常在中断入口地址单元处存放下的。所以通常在中断入口地址单元处存放条无条件转移指令，这样条无条件转移指令，这样就可使中断服务程序灵活地安排在就可使中断服务程序灵活地安排在64KB64KB程序存储器的任何空间。程序存储器的任何空间。2)2)若要在执行当前中断程序时禁止更高优先级中断，可先用软件关闭若要在执行当前中断程序时禁止更高优先级中断，可先用软件关闭CPUCPU中断，或禁止某中断源中断，在中断返回前再开放中断。中断，或禁止某中断源中断，在中断返回前再开放中断。3)3)注意保护现场和恢复现场。注意保护现场和恢复现场。4 4）中断服务程序的最后一条是返回指令）中断服务程序的最后一条是返回指令RETIRETI，该指令将清除响应中断，该指令将清除响应中断时被置位的优先级状态触发器，然后自动将断点地址从栈顶弹出，装入时被置位的优先级状态触发器，然后自动将断点地址从栈顶弹出，装入程序计数器程序计数器PCPC，使程序返回到被中断的程序断点处，继续向下执行。，使程序返回到被中断的程序断点处，继续向下执行。3.3.中断请求的撤除中断请求的撤除CPUCPU响应中断请求后，在中断返回响应中断请求后，在中断返回(RETI)(RETI)前，该中断请求信号必须撤除，前，该中断请求信号必须撤除，否则会引起另外一次中断。否则会引起另外一次中断。注意：采用边沿触发的外部中断标志注意：采用边沿触发的外部中断标志IE0IE0或或IElIEl和定时器中断标志和定时器中断标志TF0TF0或或TFlTFl，CPUCPU响应中断后能用硬件自动情除。响应中断后能用硬件自动情除。但在电平触发时，但在电平触发时，IE0IE0或或IElIEl受外部引脚中断信号受外部引脚中断信号(或或)的直接控制，的直接控制，CPUCPU无法控制无法控制IE0IE0或或IElIEl，需要另外考虑撤除中断请求信号的措施，如通过，需要另外考虑撤除中断请求信号的措施，如通过外加硬件电路，并配合软件来解决；外加硬件电路，并配合软件来解决；串行口中断请求标志串行口中断请求标志TITI和和RIRI也不也不能由硬件自动清除，需要在中断服务程序中，用软件来清除相应的中能由硬件自动清除，需要在中断服务程序中，用软件来清除相应的中断请求标志断请求标志。小结：1、硬件构成、硬件构成 2、存储器组织、存储器组织 3、中断系统、中断系统单片机D触发器DCLK/INT0QP1.0/S外部中断请求 作业：作业：2-6、2-82-8 、2-92-9 第二章 2-56 课间休息第三章 6-24