计算机体系结构2023年重点总结

计算机体系构造2023年重点总结 - 图文 1.、Amdahl定律:某部件应用越频繁,当进步该部件性能时,整机性能也进步的越多;整机的性能加速不可能大于在原机器中除该部件外所有其它部件运行时间的百分比的倒数1/(1-F)。 F定义为采用先进高速部件的那部分程序在未采用先进高速部件的计算机上运行的时间占总时间的百分比，那么 F= 采用高速部件的任务在老计算机上运行的时间 整个任务在老计算机上运行的时间 同时将S定义为先进高速部件与老部件的性能，那么 S= 老部件完成该功能的时间 先进高速部件完成该功能的时间 而采用了高速部件后整机性能进步比，即 Speedup = Told = 1 Tnew (1F)+F/S 某种硬件增强技术，可使执行速度进步10倍，在采用增强技术的计算机上测出其使用率是50%。根据Amdahl定律计算： 采用增强技术后计算机性能加速比是多少？ 未采用增强技术运行的部件在不采用增强技术的机器上运行时的时间比例。 2、190/10部分性规那么：程序花费90%的执行时间运行指令集中10%的指令代码。这就是说在指令集中所有的指令只有10%指令是常用的，而另外90%指令的使用率合起来只有10%。 2时间部分性：假设某一参数被引用，那它不久将再次被引用。这里指出了程序执行时在时间上的部分性 3空间部分性：假设某一参数被引用，那它附近的参数不久也将被引用。指出程序执行时地址空间上的部分性。 3、计算机的性能是指在计算机上完成用户的应用任务所需的时间长短。完成同样任务所需的时间越短，计算机的性能越好。考判断 4、衡量计算机性能的参数：响应时间是指计算机系统完成某一任务(程序)所花费的时间。 5、假设用速度来评价性能，我们称“高”为性能好；假设用响应时间来评价性能，我们称“短”为性能好。考判断 6、计算机整机性能分成两部分：一是CPU执行程序的时间，二是等待时间。 进步计算机性能就是进步CPU性能和减少等待时间。 7、cpu性能因子CPI：每条指令的平均时钟周期数(clock cycles per instruction)， CPI=CPU花费的时钟数/CPU执行的总指令数 CPUtime =指令数 CPI 时钟周期=I CPI 8、CPU性能因子：1时钟频率f2CPI3指令数I 考填空 CPU性能 =1/CPUtime= f / ( ICPI ) 9、计算机性能常用指标：(1)MIPS(million instruction per second)MIPS的意思是每秒钟执行的百万条指令数。 MIPS= 指令数/ ( 执行时间106 ) = 时钟频率 / ( CPI106 ) =f / ( CPI106 ) (2)MFLOPS(million floating-point operation per second)每秒钟执行的百万个浮点操作数 MFLOPS=浮点操作数 / 执行时间106 10、工作负载基准程序(workload benchmark)： 1实际程序2核心基准程序3简单基准程序4合成基准程序 考填空 11、基准程序的一般设计原那么： 1具有代表性，反映用户的实际应用。 2不能对基准程序进展优化。 3复现性。能重复测试，其环境一样，结果能重复出现。4可移植性。系统相关性要小。 5紧凑性。基准程序不宜太庞大。 6本钱-效率要高。 12、测量结果的统计和比拟-性能报告：SPEC(system performance evaluation cooperative)基准程序 13、指令设计时主要以下几个方面来考虑： 考填空 应用范围；指令的使用概率；常用指令分析p ；特殊指令设计。 14、正向条件转移大部分是不成功的，它满足条件的概率较低。 考判断 15、一般根本传送指令包含Load，Store和Move三类。考填空 16、从操作数存放的位置来说，至少有三类地址:1存储器地址2 I/O地址3存放器地址 假设不加特殊说明，我们称地址就是指存储器地址或I/O地址。 17、主存储器编址：计算机有两种习惯使用方法，即在字单元地址内有两种字节排列次序： 18、操作码的信息熵(系统包含的平均信息量)公式H=pilog2pi 式中pi为事件出现的频率，由此我们可以比拟压缩前后的信息冗余量或时间冗余量。 19、“Simple is fast”和“Small is fast”，即：简单事件可以更快速处理；小规模器件的速度可以做的更快，表达了RISC思想的精华。 20、构成计算机的本钱组合：1器件本钱2直接本钱3间接本钱4报价单价格 考填空 21、计算机的三种机器构造：堆栈、累加器、通用存放器 22、处理器CPU可分为两部分： 1.数据通路(ALU(arithmetic logic unit)+存放器为处理器工作时数据实际流过的途径。 2控制器(解释计算机机器指令代码，并按这些代码发出控制信号控制数据通道的工作以完成指令)是处理器中的主控部分，是将指令转换为实际硬件动作的桥梁，设计最复杂。 23、数据通路组成图 24、存放器：专用存放器+通用存放器 专用存放器：1PC (Program Counter) 程序计数器2MAR(memory address register) 存储器地址存放器 3MDR(memory data register) 存储器数据存放器 4IAR(interrupt address register) 中断地址存放器 5Temp 暂存存放器：数据访问中起暂存作用的存放器。 不知道存在：MAR、MDR、Temp 用户透明：PC、IAR 通用存放器：能被用户自由地用于数据计算的存放器 存放器堆(register file)由多个通用存放器合起来的。存储器层次构造中的最高层，属于最小也是最快的暂存部件。 25、指令的执行分为以下五个步骤： 1取指令IF2.指令译码/存放器读出ID3执行/有效地址计算EX 4存储器访问/完成转移：a. 访存指令b. 转移指令 MEM5写回 WB 26、微指令编制方式:(1)垂直微代码:加一些硬件电路来解释这些信号，而不是直接使用它们 (2)程度微代码:完全不编码的微指令 27、中断在不同的计算机系统中有不同的叫法，Intel和IBM仍将所有的都称为中断，而Motorola将它们称为例外，DEC那么根据不同的情况，将它们称作异常、出错、自陷、放弃或中断。 28、流水线的作用：进步硬件功能部件的使用率， 减少指令的平均执行时间。 流水线(pipeline)是指在程序执行时多条指令重叠进展操作的一种准并行处理实现技术(流水线的并行处理是指完成一条指令的各个部件在时间上可以重叠工作)。 29、 30、流水线竞争有三种： 构造竞争(资竞争)：由资缺乏引起。 数据竞争data hazard ：由指令间数据相关而引起。 控制竞争control hazard ：由程序指针PC值的改变而引起。 考填空 31、为什么计算机设计者允许构造竞争存在 1减少本钱。2降低单元电路的延时时间。3减少电路的复杂程度。 32、三种数据竞争：1先写后读相关 RAW (read after write)2写写相关 WAW (write after write) 3先读后写相关 WAR (write after read) 33、指令从ID级流入EX级，一般称指令发射(instruction issue)。一条指令已建立了这一过程，称为已发射(issued)。 34、 35、浮点乘法：15个周期，执行周期7个。浮点加法：执行周期4个。浮点除法：15个周期 36、 37、集中式动态调度。记分牌有以下四级流水步骤： 发射级(issue) 处理构造竞争和WAW竞争 读操作数(read operands) 动态解决RAW竞争 执行(execution) 写结果(write result) 处理WAR竞争 记分牌重点掌握： 38、下面我们来分析p 如图4-30所示的5个功能部件的记分牌数据构造和工作过程。表4-24给出了执行以下简单的指令序列时记分牌的组成信息: LD F6，34(R2) LD F2，45(R3) MULTD F0，F2，F4 SUBD F8，F6，F2 DIVD F10，F0，F6 ADDD F6，F0，F2 表4-24 记分牌的组成构造指令状态 记分牌构成分三个部分: 1. 指令状态。指出指令工作处在上述四级中的哪一级。 2. 功能部件工作状态。指出功能部件的工作情况，每个功能部件需要指出九项相关参数。 Busy指出功能部件地忙或空闲状态。 Op功能部件所执行的操作类型。 Fi目的存放器。 第 8 页 共 8 页