逐次比较式ADC 采样频率的选取及应用

【 ADC 】逐次比较式 ADC 采样频率的选取及应用 (1)发布日期：2008-12-26 共阅166次摘要：在设计数据采集系统时，一项重要的任务是选择模数转换器(ADC)的采样频率L根据采样理 论， 采样频率至少应为输入信号带宽的两倍， 实际往往采用更高的采样频率来保证数据采集系统的 精度 L 但当逐次比较式 ADC 的采样频率过高时， 会使其内部采样保持的开关电容充电不充分， 从 而导致ADC转换误差过大L选择一个合适的采样频率是保证数据采集系统可靠工作的关键L通过建 立ADC及前向通道的等效模型及推导，在保证ADC的转换精度下，推出ADC的采样时间与信 号放大电路输出阻抗的匹配关系， 得到 ADC 最合适的采样频率。关键词：逐次比较式；模数转换器；开关电容；采样时间；转换精度引言数据采集系统的前向通道一般是由三部分组成的：传感器，信号放大电路和模数转换器(ADC)。 逐次比较式的模数转换器是试验机控制系统的数据采集模块及其它工业数据采集系统常采用的模数 转换器L在设计这类数据采集系统时，一项重要的任务是选择模数转换器(ADC)的采样频率。根 据采样理论， 信号的采样频率至少应为输入信号带宽的两倍，实际往往采用更高的采样频率来保证 数据采集系统的精度。但当逐次比较式ADC的采样频率过高时，会导致ADC转换误差过大。这是 因为这类 ADC 的采样保持部分是采用开关电容阵列的结构。 这种结构是靠信号放大电路的输出电 压对其内部的开关电容阵列进行充电， 即 ADC 的采样阶段。 然后对电容阵列的电压值进行保持及 转换得到对应的数字量L而对开关电容阵列进行充电需要一定时间，如果ADC的采样时间过短，会 导致ADC内部的开关电容阵列并未完全充电，即此时ADC采得电压值低于实际电压值。从而导 致后面转换结果与实际误差过大而无效。 因此采样时间必须能保证开关电容阵列的充分充电， 才能 保证采样值的精度。而开关电容阵列的充电时间取决于信号放大电路的输出电阻和ADC的转换位数。 本文推导出ADC的采样时间与信号放大电路输出阻抗的匹配关系，在保证ADC的转换精度下，得 到不同转换位数 ADC 的最佳采样频率。模拟输入电路的分析测控系统的传感器和信号放大电路经常采用差动式放大器和运算放大器变换电路等组成， 根据 戴维南原理(Thven ins Ohem )，可将其简化成一个放大后的等效电压信号源。而逐次比较式ADC 的开关电容阵列结构，在其采样期间，等效于一个等效电容通过一个等效内部电阻与信号源相连L 因此整个前向通道可等效并简化为图1。图1的等效电路对本文所分析T i公司的TLC54X， TLC154X和TLC254X系列的逐次比1较式ADC都是有效的。由于对图1中ADC的等效电容C i的充电是呈指数变化，见图2根据理论分析，充电时间越 长，其上的电压Uc只是无限接近于等效信号源的电压Us为保持一定采样频率，在以下的分析中， 假定当等效电容C i上的电压值达到了 1/16 L SB的误差范围之内，即算其进行了完全充电L因为 在此采样误差下，再把其它的内部误差，如DNL和NL 一起统计进来，可把总共的转换误差控制在 1/2 L SB 之内。TC/n&图2 ADC申等效屯容的充电及谋蓋示恵图以图 1 的等效电路为例，在开关电容的充电时间内，从 0 V 到等效信号源的电压值，并在 1/16L SB误差范围L其计算公式如下：式中:U c为等效电容上的采样电压;U s为等效信号源的电压;R t为R s + R i; R s为等效信号源 的输出电阻; R i 为 ADC 的等效内部电阻; T C 为等效电容的充电时间。等效电容在 1?16 L SB 误差范围内的的电压为其中 N 为 ADC 转换精度的位数将式(2) 代入式(3) ， 得TC 二 RtX 6 X 十 4)X n2以一个8位的ADC QV = 8为例TC= X Ci X fg + 4) X 1112 =S 32RtX Ci= & 32 TC其中时间常数T C = R t C i因此一个8位ADC中开关电容的充电时间为8。32倍的时间常数。 表1将显示各种位数的ADC的充电时间。由上述计算过程可知，ADC输入采样时间(Ts)必须大于 或等于其等效开关电容充电的时间常数，方可保证ADC采样值不超过1/16的L SB的误差。为了验证上述等效模型的有效性， 本文选用试验机测控系统等速加载来试验， 见图 3。系统中的ADC为TLC2543, TLC2543是12位精度SP I接口的串行ADCL由TLC2543数据手册可知，其前8个I/O clock为釆样时间。在第12个I/O clock的下降沿开始AD转换。因此其采样时间为表1 不同分辨率的A DC的充电时间ADC分辨率/位充屯时间/丁匚S& 32109 7012U 101412 4S16Il S7图3 试验机测控系统的结构组成图其中 f I/O 为 TLC2543 的 I/O clock 频率。由表 1 知 12 位的 TLC2543 的充电时间及公式(5)。在Ci = 100 (pF)及R i = 1 (kQ)时，另测得信号放大电路的输出R s = 2 1 (kQ)u j x re - 11 i x:R r)Cr -S 441 (隅)1 441 (小)2 3250-1H z)(10)为保证TLC2543的采样误差在1/16 L SB之内，单片机提供给TLC2543的f I/O不应高于2。325MHz。当单片机提供给TLC2543的f I/O分别为4MHz和2MHz时，其等速加载的控制结果见图 4 和图 5。301049图4tt 12JJcN/s信号曲銭g为4XIHW时冥验第枭-栾禅曲线70g图5 / W为2MH2时实验结果5朋也-采禅曲线由图4可见，由于其f I/O大于2。325 MHz, TLC2543的内部等效电容充电不完全，因此 采样误差较大， 从而控制品质较差。图 5 中 f I/O 小于 2。 325MHz，TLC2543 的内部等效电容充电完全， 保证了其采样误差在 1/16 L SB 之内， 因此其控制品质较好。总结通过简化测控系统前向通道的等效模型， 说明了如何控制逐次比较式 ADC 的采样频率与等效 信号源的输出阻抗匹配，从而保证ADC的采样误差在1/16L SB之内L。并通过实验对比，验证 了其有效性。