资源描述
第1节 ISE套件的介绍与安装4.1.1 ISE简要介绍Xilinx是全球领先的可编程逻辑完整解决方案的供应商，研发、制造并销售应用范围广泛的高级集成电路、软件设计工具以及定义系统级功能的IP（Intellectual Property）核，长期以来一直推动着FPGA技术的发展。Xilinx的开发工具也在不断地升级，由早期的Foundation系列逐步发展到目前的ISE 9.1i系列，集成了FPGA开发需要的所有功能，其主要特点有：包含了Xiilinnx新型型SmaartCComppilee技术，可可以将实实现时间间缩减22.5倍倍，能在在最短的的时间内内提供最最高的性性能，提提供了一一个功能能强大的的设计收收敛环境境； 全面支持VVirttex-5系列列器件（业业界首款款65nnm FFPGAA）； 集成式的时时序收敛敛环境有有助于快快速、轻轻松地识识别FPPGA设设计的瓶瓶颈； 可以节省一一个或多多个速度度等级的的成本，并并可在逻逻辑设计计中实现现最低的的总成本本。Founddatiion Serriess ISSE具有有界面友友好、操操作简单单的特点点，再加加上Xiilinnx的FFPGAA芯片占占有很大大的市场场，使其其成为非非常通用用的FPPGA工工具软件件。ISSE作为为高效的的EDAA设计工工具集合合，与第第三方软软件扬长长补短，使使软件功功能越来来越强大大，为用用户提供供了更加加丰富的的Xillinxx平台。4.1.22 IISE功功能简介介ISE的主主要功能能包括设设计输入入、综合合、仿真真、实现现和下载载，涵盖盖了FPPGA开开发的全全过程，从从功能上上讲，其其工作流流程无需需借助任任何第三三方EDDA软件件。设计输入：ISEE提供的的设计输输入工具具包括用用于HDDL代码码输入和和查看报报告的IISE文文本编辑辑器（TThe ISEE Teext Ediitorr），用用于原理理图编辑辑的工具具ECSS（Thhe EEngiineeerinng CCaptturee Syysteem），用用于生成成IP Corre的CCoree Geenerratoor，用用于状态态机设计计的SttateeCADD以及用用于约束束文件编编辑的CConsstraaintt Edditoor等。 综合：ISSE的综综合工具具不但包包含了XXiliinx自自身提供供的综合合工具XXST，同同时还可可以内嵌嵌Menntorr Grraphhicss公司的的LeoonarrdoSSpecctruum和SSynppliccityy公司的的Synnpliify，实实现无缝缝链接。 仿真：ISSE本身身自带了了一个具具有图形形化波形形编辑功功能的仿仿真工具具HDLL Beenchher，同同时又提提供了使使用Moodell Teech公公司的MModeelsiim进行行仿真的的接口。 实现：此功功能包括括了翻译译、映射射、布局局布线等等，还具具备时序序分析、管管脚指定定以及增增量设计计等高级级功能。 下载：下载载功能包包括了BBitGGen，用用于将布布局布线线后的设设计文件件转换为为位流文文件，还还包括了了ImPPACTT，功能能是进行行设备配配置和通通信，控控制将程程序烧写写到FPPGA芯芯片中去去。 使用ISEE进行FFPGAA设计的的各个过过程可能能涉及到到的设计计工具如如表4-1所示示。 表 4-11 ISSE设计计工具表表4.1.33 ISSE软件件的安装装E9.1软软件安装装的基本本硬件要要求如下下：CPPU在PP IIII以上上，内存存大于2256MM，硬盘盘大于44G的硬硬件环境境安装。为为了更好好地使用用软件，至至少需要要5122M内存存，CPPU的主主频在22GHzz以上。本本书使用用的集成成开发环环境是IISE 9.11，仿真真工具是是ModdelSSim 6.22b，综综合工具具为Syynpllifyy Prro 88.8。其其中ISSE、MModeelSiim软件件和Syynpllifyy软件不不同版本本之间的的差异不不是很大大，所以以操作和和设计结结果的差差别也是是很小的的。4.1.44 ISSE软件件的基本本操作 1ISEE用户界界面 ISE9.1i的的界面如如图4-6所示示，由上上到下主主要分为为标题栏栏、菜单单栏、工工具栏、工工程管理理区、源源文件编编辑区、过过程管理理区、信信息显示示区、状状态栏等等8部分分。图4-6 ISEE的主界界面标题栏：主主要显示示当前工工程的名名称和当当前打开开的文件件名称。 菜单栏：主主要包括括文件（FFilee）、编编辑（EEditt）、视视图（VVieww）、工工程（PProjjectt）、源源文件（SSourrce）、操操作（PProccesss）、窗窗口（WWinddow）和和帮助（HHelpp）等88个下拉拉菜单。其其使用方方法和常常用的WWinddowss软件类类似。 工具栏：主主要包含含了常用用命令的的快捷按按钮。灵灵活运用用工具栏栏可以极极大地方方便用户户在ISSE中的的操作。在在工程管管理中，此此工具栏栏的运用用极为频频繁。 工程管理区区：提供供了工程程以及其其相关文文件的显显示和管管理功能能，主要要包括源源文件视视图（SSourrce Vieew），快快照视图图（Snnapsshott Viiew）和和库视图图（Liibraary Vieew）。其其中源文文件视图图比较常常用，显显示了源源文件的的层次关关系。快快照是当当前工程程的备份份，设计计人员可可以随时时备份，也也可以将将当前工工程随时时恢复到到某个备备份状态态。快照照视图用用于查看看当前工工程的快快照。执执行快照照功能的的方法是是选择菜菜单项PProjjectt | Takke SSnappshoot。库库视图则则显示了了工程中中用户产产生的库库的内容容。 源文件编辑辑区：源源文件编编辑区提提供了源源代码的的编辑功功能。 过程管理区区：本窗窗口显示示的内容容取决于于工程管管理区中中所选定定的文件件。相关关操作和和FPGGA设计计流程紧紧密相关关，包括括设计输输入、综综合、仿仿真、实实现和生生成配置置文件等等。对某某个文件件进行了了相应的的处理后后，在处处理步骤骤的前面面会出现现一个图图标来表表示该步步骤的状状态。信息显示区区：显示示ISEE中的处处理信息息，如操操作步骤骤信息、警警告信息息和错误误信息等等。信息息显示区区的下脚脚有两个个标签，分分别对应应控制台台信息区区（Coonsoole）和和文件查查找区（FFindd inn Fiiless）。如如果设计计出现了了警告和和错误，双双击信息息显示区区的警告告和错误误标志，就就能自动动切换到到源代码码出错的的地方。 状态栏：显显示相关关命令和和操作的的信息。 2ISEE菜单的的基本操操作 ISE所有有的操作作都可通通过菜单单完成，下下面简要要介绍IISE的的菜单命命令以及及功能。 （1）Fiile菜菜单 File菜菜单的命命令包括括：Neew PProjjectt、Oppen Proojecct、OOpenn Exxamppless、Cllosee Prrojeect、SSavee Prrojeect As、NNew、OOpenn、Saave、SSavee Ass、Saave Alll、Prrintt Prreviiew、PPrinnt、RReceent Filles、RReceent Proojeccts以以及Exxit等等。 New PProjjectt命令：用于新新建工程程，是开开始设计计的第一一步。IISE会会为新建建的工程程创建一一个和工工程同名名的文件件夹，专专门用于于存放工工程的所所有文件件。 Open Proojecct命令令：用于于打开已已有的IISE工工程。高高版本的的ISEE可以打打开低版版本的工工程，但但需要版版本转换换，该转转换是单单向的、不不可逆的的，因此此需要做做好版本本备份。低低版本的的ISEE不能打打开高版版本的IISE工工程。 Open Exaamplles命命令：用用于打开开ISEE提供的的各种类类型的示示例。 Closee Prrojeect命命令：关关闭当前前工程。如如果关闭闭前未保保存文件件，ISSE会提提示用户户保存后后再退出出。 Save Proojecct AAs命令令：可将将整个工工程另存存为其他他名字的的工程，在在大型开开发中，常常使用该该命令来来完成版版本备份份。 New命令令：用于于新建源源文件，可可生成原原理图、符符号以及及文本文文件。文文本文件件另存为为时可修修改其后后缀名，以以生成.v或.vhdd的源文文件。 Open命命令：用用于打开开所有XXiliinx所所支持的的文件格格式，便便于用户户查看各各类文件件资源。 Save、SSavee Ass以及SSavee Alll命令令：分别别用于保保存当前前源文件件、另存存为当前前源文件件以及保保存所有有源文件件。用户户要在开开发当中中养成及及时保存存文件的的习惯，避避免代码码丢失。 Printt Prreviiew命命令：用用于打印印预览当当前文件件，Prrintt用于打打印当前前文件。 Recennt FFilees命令令：用于于查看最最近打开开的文件件。 Recennt PProjjectts命令令：用于于查看最最近打开开的工程程。 Exit命命令：用用于退出出ISEE软件。 （2）Eddit菜菜单 Edit菜菜单的命命令包括括：Unndo、RRedoo、Cuut、CCopyy、Paastee、Deelette、FFindd、Fiind Nexxt、FFindd inn Fiiless、Laanguuagee Teempllatees、SSeleect Alll、Unnsellectt Alll、MMesssagee Fiilteers、OObjeect Prooperrtiees以及及Preeferrencce等，大大多数命命令用于于源代码码开发中中。 Undo命命令：用用于撤销销当前操操作，返返回到前前一状态态。 Redo命命令：是是Unddo命令令的逆操操作，用用于恢复复被撤销销的操作作。 Cut命令令：剪贴贴选中的的代码, 快捷捷键为“CRTTL+XX”。 Copy命命令：复复制选中中的代码码, 快快捷键为为“CRTTL+CC”。 Pastee命令：粘贴剪剪贴和复复制的代代码, 快捷键键为“CRTTL+VV”。 Delette命令令：删除除选中的的代码。 Find命命令：查查找选中中的文字字，或寻寻找在其其输入框框中输入入的内容容，快捷捷键为“CRTTL+FF”。 Find Nexxt命令令：寻找找下一个个要查找找的内容容，并跳跳至相应应的位置置，快捷捷键为“F3 ”。 Languuagee Teempllatees命令令：可打打开语言言模版，里里面有丰丰富的学学习资料料，是非非常完整整的HDDL语言言帮助手手册，其其地位类类似于VVisuualCC+的的MSDDN。 Selecct AAll命命令：选选中所有有的代码码，其快快捷键为为“CRTTL+AA”。 Unsellectt Alll命令令：撤销销已选中中的全部部代码，是是Sellectt Alll的逆逆操作。 Messaage Fillterr命令：过滤消消息，只只显示用用户期望望的消息息。 Prefeerennce命命令：用用于设定定ISEE的启动动参数以以及运行行参数，有有着众多多的设置置项，最最常用的的就是第第三方EEDA软软件的关关联设置置，将在在第4.5节详详细介绍绍。 （3）Viiew菜菜单 View菜菜单主要要管理IISE软软件的视视图，不不涉及FFPGAA开发中中的任何何环节，其其中常用用的命令令有Laayouut HHoriizonntallly、LLayoout Verrticcallly以及及Resstorre DDefaaultt Laayouut。 Layouut HHoriizonntallly命命令：将将水平地地排列IISE主主界面中中过程管管理区、过过程管理理区以及及代码编编辑区等等主要栏栏目。 Layouut VVertticaallyy命令：将垂直直地排列列ISEE主界面面中过程程管理区区、过程程管理区区以及代代码编辑辑区等主主要栏目目。 Restoore Deffaullt LLayoout命命令：将将恢复IISE默默认的主主界面布布局。 （4）Prrojeect菜菜单Projeect菜菜单包含含了对工工程的各各个操作作，是设设计中最最常用的的菜单之之一，包包括Neew SSourrce、AAdd Souurcee、Addd CCopyy off soourcce、CCleaanupp Prrojeect Filles、TTogggle Patths、AArchhivee、Taake Snaapshhot、MMakee Snnapsshott Cuurreent、AApplly PProjjectt Prropeertiies以以及Soourcce CConttroll命令。 New SSourrce命命令：用用于向工工程中添添加源代代码，可可以添加加HDLL源文件件、IPP Coore以以及管脚脚和时序序约束文文件。 Add SSourrce命命令：将将已有的的各类源源代码文文件加入入到工程程中，VVeriilogg模块的的后缀为为.v，VVHDLL模块的的后缀为为.vhhd，IIP ccoree源文件件为.xxco文文件或.xaww文件，约约束文件件的后缀缀为.uucf。 Add CCopyy off soourcce命令令，将目目标文件件拷贝一一份添加加到工程程中。 Cleannup Proojecct FFilees命令令：用于于清空综综合和实实现过程程所产生生的文件件和目录录。如果果在EDDIF设设计模式式中，只只清空实实现过程程所产生生的文件件。 Togglle PPathhs命令令：用于于显示或或隐藏非非工程文文件夹中中的远端端源文件件的路径径； Archiive命命令：用用于压缩缩当前工工程，包包括所有有的文件件，默认认压缩类类型为.zipp格式。 Take Snaapshhot命命令：用用于产生生一个工工程快照照，即当当前目录录和远程程资源的的一个只只读记录录，常用用于版本本控制。 Make Snaapshhot Currrennt命令令：用户户恢复快快照覆盖盖当前工工程。由由于该命命令会将将当前工工程删除除，所以以使用前前一定要要做好数数据备份份工作。 Applyy Prrojeect Prooperrtiees命令令：应用用工程属属性，会会提示用用于选择择相应工工程。 Sourcce CConttroll常用于于代码的的导入和和导出，有有Expportt和Immporrt两个个子命令令。 （4）Soourcce菜单单 Sourcce菜单单主要面面向工程程管理区区，包含含了对资资源文件件的各个个操作，每每个命令令的操作作也都可可以在工工程管理理区单击击右键弹弹出的对对话框中中点击实实现，包包括：OOpenn、Seet aas TTop Moddulee、Usse SSmarrtGuuidee、Neew PParttitiion、DDeleete Parrtittionn、Paartiitioon ppropperttiess、Paartiitioon FForcce、RRemoove、MMovee too liibraary以以及Prropeertiies等等命令。 Open命命令：可可打开所所有类型型的源文文件，包包括.vv、.vvhd、.xcoo、.xxaw以以及.uucf等等格式。 Set aas TTop Moddulee命令：用于将将选中的的文件设设置成顶顶层模块块。只有有设置成成顶层模模块，才才能对其其综合、实实现以及及生成相相应的二二进制比比特流文文件。 Use SSmarrtGuuidee命令：允许用用户在本本次实现现时利用用上一次次实现的的结果，包包括时序序约束以以及布局局布线结结果，可可节省实实现的时时间，但但前提是是工程改改动不大大。New PParttitiion命命令：新新建分区区，常用用于区域域约束。 Delette PParttitiion命命令：删删除区域域约束的的分区 Partiitioon ppropperttiess命令：可设置置分区属属性，详详细说明明刻参考考4.44.4节节内容。 Partiitioon FForcce命令令：包含含“Forrce Synntheesiss Ouut-oof-ddataa”和“Forrce Impplemmentt Deesiggn OOut-of-datta”两个指指令，分分别用于于分区综综合和增增量设计计。 Removve命令令：把选选中的文文件从工工程中删删除，但但仍保留留在计算算机硬盘盘上。 Move to libbrarry命令令：将选选中的源源文件移移动到相相应的库库中，以以便建立立用户文文件库。 Propeertiies命命令：查查看源文文件属性性，有SSyntthessis/Impplemmenttatiion Onlly、SSimuulattionn Onnly以以及Syynthhesiis/IImp+ Siimullatiion三三种类型型，其中中Simmulaatioon OOnlyy类文件件只能仿仿真，不不能被综综合。 （5）Prroceess菜菜单Proceess菜菜单包含含了工程程管理区区的所有有操作，每每个命令令的操作作也都可可以在过过程管理理区点击击相应的的图标实实现，包包括：IInmoolemmentt Toop MModuule、RRun、RReruun、RReruun AAll、SStopp、Oppen Witthouut UUpdaatinng 以以及Prropeertiies等等命令。 Inmollemeent Topp Moodulle命令令：完成成顶层模模块的实实现过程程。 Run命令令：在工工程过程程栏，选选中不同同的操作作，点击击改命令令，可分分别启动动综合、转转换、映映射、布布局布线线等过程程。 Rerunn命令：重新运运行Ruun指令令执行的的内容。 Rerunn Alll命令令：重新新运行所所有Ruun指令令执行的的内容。 Stop命命令：停停止当前前操作，可可中止当当前操作作，包括括综合和和实现的的任一步步骤。 Open Witthouut UUpdaatinng命令令：改指指令用于于打开相相应上一一次完成成的综合合或实现现过程所所产生的的文件。 Propeertiies命命令：在在工程过过程栏，选选中不同同的操作作，点击击该命令令，可设设置不同同阶段的的详细参参数。（6）Wiindoows菜菜单 Windoows菜菜单的主主要功能能是排列列所有窗窗口，使使其易看看易管理理。通过过本菜单单可以看看到当前前打开的的所有窗窗口，并并能直接接切换到到某个打打开的窗窗口。由由于各命命令操作作简单，不不再介绍绍。 （7）Heelp菜菜单 Help菜菜单主要要提供IISE所所有帮助助以及软软件管理理操作，包包括：HHelpp Toopiccs、SSofttwarre MManuualss、Xiilinnx oon tthe Webb、Tuutorrialls、UUpdaate Sofftwaare Prooducct CConffiguurattionn、Tiip oof tthe Dayy、WeebUppdatta以及及Aboout命命令。 Help Toppicss命令：点击后后，将自自动调用用IE浏浏览器打打开ISSE的帮帮助文档档。 Softwwaree Maanuaals命命令：点点击后，将将自动打打开PDDF文件件，通过过超链接接到用户户感兴趣趣的软件件使用文文档，其其内容比比网页形形式的帮帮助文档档要丰富富。 XXiliinx on thee Weeb命令令：包括括完整的的Xillinxx网络资资源，可可根据需需要点击击查看链链接。 Tutorrialls 命命令：包包括本地地快速入入门ISSE的说说明文档档和Xiilinnx网站站的入门门教学内内容，可可点击查查看。 Updatte SSofttwarre PProdductt Coonfiigurratiion 命令：用于更更新ISSE软件件的注册册ID，如如果试用用版用户户在试用用期间购购买了正正版软件件，不用用卸载再再重新安安装，只只需要通通过该命命令更换换ID即即可。 Tip oof tthe Dayy命令：每天提提示，可可设置或或关闭在在每次启启动ISSE时，弹弹出对话话框，列列出ISSE的最最新功能能和一个个应用技技巧。 WebUppdatta命令令：点击击该命令令，可自自动连接接到Xiilinnx的官官方网站站，下载载最近的的软件包包并提示示用户安安装。 Aboutt命令：点击该该命令将将弹出IISE的的版本，包包括主版版本和升升级号以以及注册册ID。 第2节 HHDL代代码输入入4.2.11 新建建工程 首先打开IISE，每每次启动动时ISSE都会会默认恢恢复到最最近使用用过的工工程界面面。当第第一次使使用时，由由于此时时还没有有过去的的工程记记录，所所以工程程管理区区显示空空白。选选择FiileNeww Prrojeect选选项，在在弹出的的新建工工程对话话框中的的工程名名称中输输入“onee2twwo”。在工工程路径径中单击击Broowsee按键，当当工程放放到指定定目录，如如图4-7所示示。图4-7 利用IISE新新建工程程的示意意图然后点击“Nexxt”进入下下一页，选选择所使使用的芯芯片类型型以及综综合、仿仿真工具具。计算算机上所所安装的的所有用用于仿真真和综合合的第三三方EDDA工具具都可以以在下拉拉菜单中中找到，如如图4-8所示示。在图图中，我我们选用用了Viirteex4-10芯芯片，并并且指定定综合工工具为SSynppliffy（VVeriilogg），仿仿真工具具选为MModeelSiin-SSE mmixeed。图4-8 新建工工程器件件属性配配置表再点击“NNextt”进入下下一页，可可以选择择新建源源代码文文件，也也可以直直接跳过过，进入入下一页页。第页用于于添加已已有的代代码，如如果没有有源代码码，点击击“Nexxt”，进入入最后一一页，单单击确认认后，就就可以建建立一个个完整的的工程。4.2.22 代码码输入 在工程管理理区任意意位置单单击鼠标标右键，在在弹出的的菜单中中选择“Neww Soourcce”命令，会会弹出如如图4-9所示示的Neew SSourrce对对话框。 图4-9 新建源源代码对对话框左侧的列表表用于选选择代码码的类型型，各项项的意义义如下所所示：BMM FFilee： ChipSScoppe DDefiinittionn annd CConnnecttionn Fiile：在线逻逻辑分析析仪ChhipSScoppe文件件类型，具具有独特特的优势势和强大大的功能能，将在在M张进进行讨论论。 IP（Cooreggen & AArchhiteectuure Wizzardd）：由由ISEE的IPP Coore生生成工具具快速生生成可靠靠的源代代码，这这是目前前最流行行、最快快速的一一种设计计方法，将将在4.5节详详细讨论论。 MEM FFilee： Impleemenntattionn Coonsttraiintss Fiile：约束文文件类型型。 Statee Diisgrram：状态图图类型。 Test Bennch Wavvafoorm：测试波波形类型型。 User Doccumeent：用户文文档类型型。 Verillog Moddulee：Veerillog模模块类型型。 Verillog Tesst FFixtturee：Veerillog测测试模块块类型。 VHDL Moddulee：VHHDL模模块类型型。 VHDL Libbrarry：VVHDLL库类型型。 VHDL Pacckett：VHHDL包包类型。 VHDL Tesst BBencch：VVHDLL测试模模块类型型。 在代码类型型中选择择Verriloog MModuule选选项，在在Fille NNamee文本框框中输入入onee2twwo，单单击Neext进进入端口口定义对对话框，如如图4-10所所示。图4-100 Veerillog模模块端口口定义对对话框其中Moddulee Naame就就是输入入的“onee2twwo”，下面面的列表表框用于于对端口口的定义义。“Porrt NNamee”表示端端口名称称，“Dirrecttionn”表示端端口方向向（可以以选择为为inpput、ooutpput或或inoout），MMSB表表示信号号的最高高位，LLSB表表示信号号的最低低位，对对于单位位信号的的MSBB和LSSB不用用填写。 定义了模块块端口后后，单击击“Nexxt”进入下下一步，点点击“Finnishh”按键完完成创建建。这样样，ISSE会自自动创建建一个VVeriilogg模块的的例子，并并且在源源代码编编辑区内内打开。简简单的注注释、模模块和端端口定义义已经自自动生成成，所剩剩余的工工作就是是在模块块中实现现代码。填填入的代代码如下下： modulle oone22twoo(x_in, fllag, y11_ouut, y2_outt); inputt 77:0 x_in; inputt fllag; outpuut 7:00 yy1_oout;outpuut 7:00 yy2_oout; / 以下下为手工工添加的的代码 assiggn yy1_oout = fflagg ? x_iin : 8b00000_00000; assiggn yy2_oout = fflagg ? 8bb00000_000000 : x_iin; endmoodulle4.2.33 代码码模板的的使用 ISE中内内嵌的语语言模块块包括了了大量的的开发实实例和所所有FPPGA语语法的介介绍和举举例，包包括Veerillog HDLL/HDDL的常常用模块块、FPPGA原原语使用用实例、约约束文件件的语法法规则以以及各类类指令和和符号的的说明。语语言模板板不仅可可在设计计中直接接使用，还还是FPPGA开开发最好好的工具具手册。在在ISEE工具栏栏中点击击 图标标，或选选择菜单单“Ediit | Laanguuagee Teempllatees”，都可可以打开开语言模模板，其其界面如如图4-11所所示。 图4-111 ISSE语言言模版用用户界面面界面左边有有4项：ABEEL、UUCF 、Veerillog以以及VHHDL，分分别对应应着各自自的参考考资料。其其中ABBEL语语言主要要用于GGAL和和ISPP等器件件的编程程，不用用于FPPGA开开发。 以Veriilogg为例，点点击其前前面的“+”号，会会出现CCommmon Connstrructts、DDeviice Priimittivee Innstaantiiatiion、SSimuulattionn Coonsttruccts、SSyntthessis Connstrructts以及及Useer TTempplattes 5个子子项。其其中第11项主要要介绍VVeriilogg开发中中所用的的各种符符号的说说明，包包括注释释符以及及运算符符等。第第2项主主要介绍绍Xillinxx 原语语的使用用，可以以最大限限度地利利用FPPGA的的硬件资资源。第第3项给给出了程程序仿真真的所有有指令和和语句的的说明和和示例。第第4项给给出了实实际开发发中可综综合的VVeriilogg语句，并并给出了了大量可可靠、实实用的应应用实例例， FFPGAA开发人人员应熟熟练掌握握该部分分内容。UUserr Teempllatees项是是设计人人员自己己添加的的，常用用于在实实际开发发中统一一代码风风格。 下面以调用用全局时时钟缓冲冲器模版版为例，给给出语言言模板的的使用方方法。在在语言模模板中，选选择“Devvicee Prrimiitivve IInsttanttiattionn FPPGA Cloock Commponnentts CClocck BBuffferss Gllobaal CClocck BBufffer（BBUFGG）”，即可可看到调调用全局局时钟缓缓冲的示示例代码码，如图图4-112所示示。图4-122 全局局时钟缓缓冲器的的语言模模板4.2.33 Xiilinnx IIP CCoree的使用用1. Xiilinnx IIP ccoree基本操操作 IP Coore就就是预先先设计好好、经过过严格测测试和优优化过的的电路功功能模块块，如乘乘法器、FFIR滤滤波器、PPCI接接口等，并并且一般般采用参参数可配配置的结结构，方方便用户户根据实实际情况况来调用用这些模模块。随随着FPPGA规规模的增增加，使使用IPP coore完完成设计计成为发发展趋势势。IP Coore生生成器（CCoree Geenerratoor）是是Xillinxx FPPGA设设计中的的一个重重要设计计工具，提提供了大大量成熟熟的、高高效的IIP CCoree为用户户所用，涵涵盖了汽汽车工业业、基本本单元、通通信和网网络、数数字信号号处理、FFPGAA特点和和设计、数数学函数数、记忆忆和存储储单元、标标准总线线接口等等8大类类，从简简单的基基本设计计模块到到复杂的的处理器器一应俱俱全。配配合Xiilinnx网站站的IPP中心使使用，能能够大幅幅度减轻轻设计人人员的工工作量，提提高设计计可靠性性。 Core Genneraatorr最重要要的配置置文件的的后缀是是.xcco，既既可以是是输出文文件又可可以是输输入文件件，包含含了当前前工程的的属性和和IP Corre的参参数信息息。 启动Corre GGeneeratto有两两种方法法，一种种是在IISE中中新建IIP类型型的源文文件，另另一种是是双击运运行开开始 程序序 Xillinxx ISSE 99.1ii Acccesssoriies CCoree Geenerratoor。限限于篇幅幅，本节节只以调调用加法法器IPP Coore为为例来介介绍第一一种方法法。 在工程管理理区单击击鼠标右右键，在在弹出的的菜单中中选择NNew Souurcee，选中中IP类类型，在在Fille NNamee文本框框中输入入addder（注注意：该该名字不不能出现现英文的的大写字字母），然然后点击击Nexxt按键键，进入入IP Corre目录录分类页页面，如如图4-13所所示。 图4-133 IPP Coore目目录分类类页面下面以加法法器模块块为例介介绍详细细操作。首首先选中中“Matth FFunccatiion Addder & SSubttraccterr Addderr Suubtrractter v7.0”，点击击“Nexxt”进入下下一页，选选择“Finnishh”完成配配置。这这时在信信息显示示区会出出现“Cusstommiziing IP.”的提示示信息，并并弹出一一个“Addder Subbtraacteer”配置对对话框，如如图4-14所所示。图4-144 加法法器IPP Coore配配置对话话框然后，选中中addder，设设置位宽宽为166，然后后点击“Genneraate”，信息息显示区区显示GGeneerattingg IPP.，直到到出现SSucccesssfullly genneraatedd addderr的提示示信息。此此时在工工程管理理区出现现一个“addder.xcoo”的文件件。这样样加法器器的IPP Coore已已经生成成并成功功调用。 IP Coore在在综合时时被认为为是黑盒盒子，综综合器不不对IPP Coore做做任何编编译。IIP CCoree的仿真真主要是是运用CCoree Geenerratoor的仿仿真模型型来完成成的，会会自动生生成扩展展名为.v的源源代码文文件。设设计人员员只需要要从该源源文件中中查看其其端口声声明，将将其作为为一个普普通的子子程序进进行调用用即可。下下面给出出加法器器的应用用实例。 例4-1 调用加加法器的的IP corre，并并用其实实现图44-155所示的的2级加加法树。图4-155 2级级加法器器示意图图按照本节介介绍的步步骤生成成2个加加法器的的IP corre AAdd116和AAdd117，前前者用于于实现第第1级的的加法，后后者用于于实现第第2级加加法，对对应的代代码为： modulle aaddeertrree(clkk, aa1, a2, b11, bb2, c);inputt cllk; inputt 115:00 aa1; inputt 115:00 aa2; inputt 115:00 bb1; inputt 115:00 bb2; outpuut 17:0 c; wire 166:0 abb1, ab22; adderr16 addder116_11(.A(a11), .B(a22), .Q(abb1), .CLK(clkk); adderr16 addder116_22(.A(b11), .B(b22), .Q(abb2), .CLK(clkk); adderr17 addder117(.A(abb1), .B(abb2), .Q(c), .CLK(clkk);endmoodulle上述程序经经过综合合后，得得到如图图4-116所示示的RTTL级结结构图。图4-166 2级级加法树树的RTTL结构构图经过ModdelSSim 6.22b仿真真测试，得得到的功功能波形形图如图图4-117所示示。由于于每一级级加法器器会引入入一个时时钟周期期的延迟迟，因此此，两级级加法器器就会引引入2个个时钟的的周期，可可以看出出，仿真真结果和和设计分分析的结结果是一一样的。图4-177 2级级加法树树仿真结结果示意意图Xilinnx公司司提供了了大量的的、丰富富的IPP Coore资资源，究究其本质质可以分分为两类类：一是是面向应应用的，和和芯片无无关；还还有一种种用于调调用FPPGA底底层的宏宏单元，和和芯片型型号密切切相关。下下面分别别对这两两类给出出数字频频率合成成器模块块DDSS的调用用实例。 2. DDDS模块块IP Corre的调调用实例例DDS算法法原理 DDS技术术是一种种新的频频率合成成方法，是是频率合合成技术术的一次次革命，最最早由JJOSEEPH TIEERNEEY等33人于119711年提出出，但由由于受当当时微电电子技术术和数字字信号处处理技术术的限制制，DDDS技术术没有受受到足够够重视，随随着数字字集成电电路和微微电子技技术的发发展，DDDS技技术日益益显露出出它的优优越性。 DDS的工工作原理理为：在在参考时时钟的驱驱动下，相相位累加加器对频频率控制制字进行行线性累累加，得得到的相相位码对对波形存存储器寻寻址，使使之输出出相应的的幅度码码，经过过模数转转换器得得到相应应的阶梯梯波，最最后再使使用低通通滤波器器对其进进行平滑滑，得到到所需频频率的平平滑连续续的波形形，其结结构如图图4-118所示示。图4-188 DDDS的结结构框图图相位累加器器由N位位加法器器与N位位累加寄寄存器级级联构成成，结构构如图44-199所示。每每来一个个时钟脉脉冲fcclk，加加法器将将频率控控制字KK与累加加寄存器器输出的的累加相相位数据据相加，把把相加后后的结果果送至累累加寄存存器的数数据输入入端。累累加寄存存器将加加法器在在上一个个时钟脉脉冲作用用后所产产生的新新相位数数据反馈馈到加法法器的输输入端，以以使加法法器在下下一个时时钟脉冲冲的作用用下继续续与频率率控制字字相加。这这样，相相位累加加器在时时钟作用用下，不不断对频频率控制制字进行行线性相相位累加加。由此此可以看看出，相相位累加加器在每每一个时时钟脉冲冲输入时时，把频频率控制制字累加加一次，相相位累加加器输出出的数据据就是合合成信号号的相位位，相位位累加器器的溢出出频率就就是DDDS输出出的信号号频率。用用相位累累加器输输出的数数据作为为波形存存储器（RROM）的的相位取取样地址址，这样样就可把把存储在在波形存存储器内内的波形形抽样值值（二进进制编码码）经查查找表查查出，完完成相位位到幅值值转换。图4-199 DDDS相位位累加器器波形存储器器所储存存的幅度度值与余余弦信号号有关。余余弦信号号波形在在一个周周期内相相位幅度度的变化化关系可可以用图图4-220中的的相位圆圆表示，每每一个点点对应一一个特定定的幅度度值。一一个N位位的相位位累加器器对应着着圆上 个相位位点，其其相位分分辨率为为 。若若 ，则则共有116种相相位值与与16种种幅度值值相对应应，并将将相应的的幅度值值存储于于波形存存储器中中，存储储器的字字节数决决定了相相位量化化误差。在在实际的的DDSS中，可可利用正正弦波的的对称性性，可以以将 范范围内的的幅、相相点减小小到 内内以降低低所需的的存储量量，量化化的比特特数决定定了幅度度量化误误差。图4-200 三角角函数相相位与幅幅度的对对应关系系波形存储器器的输出出送到 D/AA 转换换器，DD/A 转换器器将数字字量形式式的波形形幅值转转换成所所要求合合成频率率的模拟拟量形式式信号。低低通滤波波器用于于滤除不不需要的的取样分分量，以以便输出出频谱纯纯净的正正弦波信信号。DDDS 在相对对带宽、频频率转换换时间、高高分辨力力、相位位连续性性、正交交输出以以及集成成化等一一系列性性能指标标方面远远远超过过了传统统频率合合成技术术所能达达到的水水平，为为系统提提供的信信号源优优于模拟拟信号源源。 DDS模块块的输出出频率 是系统统工作频频率 、相相位累加加器比特特数N以以及频率率控制字字K三者者的一个个函数，其其数学关关系由式式(4.1)给给出。 (4.1)它的频率分分辨率，即即频率的的变化间间隔为；(4.2)DDS IIP CCoree的调用用 DDS模块块IP Corre的用用户界面面如图44-211所示。该该IP Corre支持持余弦、正正弦以及及正交函函数的输输出，旁旁瓣抑制制比的范范围从118dBB 到1115ddB，最最小频率率分辨率率为0.02HHz，可可同时独独立支持持16个个通道。其其中的查查找表既既可以利利用分布布式RAAM，也也可利用用块RAAM。图4-211 DDDS IIP CCoree的用户户界面DDS模块块的信号号端口说说明如下下：（1）CLLK：输输入信号号，DDDS模块块的工作作时钟，对对DDSS输出信信号的频频率和频频率分辨辨率有很很大的影影响。即即式(55.400)中的的 。 （2）A：输入信信号，由由于DDDS模块块的相位位增量存存储器和和相位偏偏置寄存存器共用用一个数数据通道道，A端端口信号号用于片片选相位位增量寄寄存器和和偏置寄寄存器。当当A端口口的最高高位为11时，相相位偏置置寄存器器被选中中；当其其为0时时，则选选中相位位增量寄寄存器。其其余的低低4位比比特用于于片选DDDS的的输出通通道，最最多可以以输出 16路路信号。 （3）WEE：输入入信号，写写有效控控制信号号，高有有效。只只有当WWE为高高时，DDATAA端口的的数值才才能被写写入相应应的寄存存器中。 （4）DAATA：输入信信号，时时分复用用的数据据总线，用用于配置置相位增增量寄存存器和相相位偏置置寄存器器。 （5）ACCLR：输入信信号，异异步的清清空信号号，高有有效。当当ACLLR等于于1时，DDDS模模块内部部所有的的寄存器器都被清清空，RRDY信信号也会会被拉低低。 （6）SCCLR：输入信信号，同同步的清清空信号号，高有有效。当当SCLLR等于于1时，DDDS模模块内部部所有的的寄存器器都被清清空，RRDY信信号也会会被拉低低。 （7）RDDY：输输出信号号，输出出握手信信号。当当其为高高时，标标志输出出信号已已经准备备好。 （8）CHHANNNEL：输出信信号，输输出通路路的下标标。用于于表明当当前时刻刻输出端端为哪一一路输出出，其位位宽由通通道数决决定。 （9）SIINE：输出信信号，用用于输出出正弦的的时间序序列。 （10）CCOSIINE：输出信信号，用用于输出出余弦的的时间序序列。例4-2 使用DDDS IP Corre实例例化一个个4MHHz，分分辨率为为0.11Hz，带带外抑制制比为660dBB的正、余余弦信号号发生器器，假设设工作时时钟为1100MMHz。 IP Coore直直接生成成DDSS的Veerillog模模块接口口为：modulle mmyddds( DATA, WE, A, CLK, SINE, COSINNE ); / syynthhesiis bblacck_bbox inputt 227 : 0 DAATA; inputt WEE; inputt 44 : 0 A; inputt CLLK; outpuut 9 : 0 SIINE; outpuut 9 : 0 COOSINNE; endmoodulle 在使用时，直直接调用用myddds模模块即可可，如 modulle ddds11(DAATA, WEE, AA, CCLK, SIINE, COOSINNE); inputt 227 : 0 DAATA; /经过计计算，DDATAA= 11073374118. inputt WEE; inputt 44 : 0 A; inputt CLLK; outpuut 9 : 0 SIINE; outpuut 9 : 0 COOSINNE; myddss myyddss1( .DATAA(DAATA), .WE(WWE), .A(A), .CLK(CLKK), .SINEE(SIINE), .COSIINE(COSSINEE) ); endmoodulle 上述程序经经过综合合后，得得到如图图4-222所示示的RTTL级结结构图。图4-222 DDDS模块块的RTTL结构构图经过ModdelSSim仿仿真测试试，得到到的功能能波形图图如图44-233所示：图4-233 DDDS模块块的局部部功能仿仿真波形形图注意：经过过笔者大大量验证证发现，在在ISEE 8.2版中中使用DDDS IP corre时，只只有采用用wirre型的的变量控控制DDDS才能能在MoodellSimm中得到到正确结结果，使使用reeg型的的变量不不能成功功操控该该IP corre。第3节 基基于ISSE的开开发流程程本节所有的的讲解都都以例44-3所所示的代代码为基基础展开开。 例4-3 ISEE开发流流程演示示代码，将将输入的的数据加加1寄存存并输出出。 modulle ttestt(cllk, dinn, ddoutt); inputt cllk; inputt 77:0 diin; outpuut 7:00 ddoutt; reg 7:00 ddoutt; alwayys (pooseddge clkk) bbegiin dout = dinn + 1; end endmoodulle4.3.11 基于于Xillinxx XSST的综综合 所谓综合，就就是将HHDL语语言、原原理图等等设计输输入翻译译成由与与、或、非非门和RRAM、触触发器等等基本逻逻辑单元元的逻辑辑连接（网网表），并并根据目目标和要要求（约约束条件件）优化化所生成成的逻辑辑连接，生生成EDDF文件件。XSST内嵌嵌在ISSE 33以后的的版本中中，并且且在不断断完善。此此外，由由于XSST是XXiliinx公公司自己己的综合合工具，对对于部分分Xillinxx芯片独独有的结结构具有有更好的的融合性性。 完成了输入入、仿真真以及管管脚分配配后就可可以进行行综合和和实现了了。在过过程管理理区双击击Synntheesizze-XXST，如如图4-24所所示，就就可以完完成综合合，并且且能够给给出初步步的资源源消耗情情况。图图4-225给出出了模块块所占用用的资源源。图4-244 设计计综合窗窗口图4-255 综合合结果报报告综合可能有有3种结结果：如如果综合合后完全全正确，则则在Syynthhesiize-XSTT前面有有一个打打钩的绿绿色小圈圈圈；如如果有警警告，则则出现一一个带感感叹号的的黄色小小圆圈，如如本例所所示；如如果有错错误，则则出现一一个带叉叉的红色色小圈圈圈。综合合完成之之后，可可以通过过双击VVieww RTTL SScheematticss来查看看RTLL级结构构图，察察看综合合结构是是否按照照设计意意图来实实现电路路。ISSE会自自动调用用原理图图编辑器器ECSS来浏览览RTLL结构，所所得到的的RTLL结构图图如图44-266所示，综综合结果果符合设设计者的的意图，调调用了加加法器和和寄存器器来完成成逻辑。图4-266 经过过综合后后的RTTL级结结构图一般在使用用XSTT时，所所有的属属性都采采用默认认值。其其实XSST对不不同的逻逻辑设计计可提供供丰富、灵灵活的属属性配置置。下面面对ISSE9.1中内内嵌的XXST属属性进行行说明。打打开ISSE中的的设计工工程，在在过程管管理区选选中“Synntheesiss XSTT”并单击击右键，弹弹出界面面如图44-277所示。 图4-277 综合合选项由图4
展开阅读全文