高速数字设计-第5章地平面和叠层.ppt

第 5 章 地平面和叠层,在高速数字系统中，完整的地层和电源层可实现的三个功能：,1)为数字信号的转换提供稳定的参考电压,2) 为所有的逻辑器件分配电源,3) 控制信号之间的串扰,高速数字设计,李建平 2012/09/03,第1-6节讲，假设走线比较短的情况下，采用集总参数来分析互感,第7节讲，假设走线较长的情况下，分析近端串扰和远端串扰,第8节讲，PCB板如何叠层,本章重点讲信号串扰，一共分为8节，其中：,5.1 高速信号电流在最小电感路径流动,低速电路,高速电路,在低速电路中，电流是沿着最小电阻路径前进，输出电流从A传输到B，返回电流是沿着地平面返回到A，输出电流与返回电流路径的回路面积很大，这时串扰也会很大。 在高速电路中，电流是沿着最小电感路径前进，输出电流从A传输到B，返回电流是紧贴着传输导线下面再返回到A，输出电流与返回电流路径的回路面积最小，串扰也最小。 这就是低速电路和高速电路电流走向路径的区别。,高速电路走线下面电流密度的分布,本节要点： 1、高速电流在最小感应系数的路径中流动 2、电流密度 随着与走线中心的垂直距离的增加，而成平方的衰减,公式：5.1,图5.3 高速信号走线的截面图,I0：总的信号电流,第2-5节讲了四种模型，在两个导体之间的串扰取决于它们之间的互感和互容，通常在数字电路中，电感串扰 等于或大于电容串扰，因此我们在这里主要讨论一下电感串扰,5.2 完整地平面的串扰,我们根据图5.4中的串扰公式得出，将两条走线相互移开时，相互的感性串扰也应逐渐减少（K这里是常数，通常 小于1，这里取1）,图5.4 两条走线串扰的截面图,本节要点： 相邻走线产生的串扰随着走线中心的垂直距离的增加而成平方下降 。 联系实际：容易产生串扰的重要信号线，尽可能的将距离拉远。,5.3 开槽地平面的串扰,在一个完整的地平面上走一根信号线，这样就出现地槽。 如果走线垂直经过地槽，那么会对走线增加感应系数，也增加串扰，所以这种做法是不允许的,开槽地平面的串扰,在左图中，A点的返回电流不能直接从A-B下面走，它要绕过地槽的周围，返回电流形成了一个很大的环路， 动态地增加A-B信号路径的电感，增大了串扰。,地槽举例,地槽,地槽破坏了地的完整性，使信号的返回电流必须绕过地槽周围回到源端，是不允许出现的,在实际Layout中也会产生的地槽,本节要点： 1、地平面开槽会产生不必要的电感 2、开槽电感会产生互感串扰,连接器焊盘孔,地过孔,2层板上的电源和地的栅格,5.4 平行交叉地平面的串扰,所谓电源和地平行交叉设计：电源和地分别从PCB的顶层和底层，以正交方式引出。 在电源和地交叉处放置去耦电容，电容的两端分别接电源和地，可以节约PCB板面积，但是增加了互感,这种设计只适合于低速的 CMOS和TTL电路，但对高速逻辑电路不能提供合适的地平面,本节要点： 如果必须使用两层板，作者推荐使用电源和地的平行交叉设计。,指状电源和地线的布局,5.5 指状电源和地线的串扰,指状电源和地线的布局技术只适用于在非常低速的小逻辑电路中，在高速电路中，作者建议不要使用这种布线方式。,指状电源和地线的布局含义？,因为它这种布线不只是影响功能问题，从电路中辐射出的电磁波肯定通不过FCC的测试试验。,本节要点：对于高速逻辑信号，避免采用指状布局,5.6 保护走线,举例说明保护走线的作用： 在一个2层板的音频电路中，没有一个完整的地平面，如果在一个敏感的输入电路两边并行走一对接地的线，这时可以减少一个数量级的串扰。,根据作者经验，如果在两条微带线之间插入接地的第三条线，两条微带线之间的耦合（串扰）会减少一半，再如果第三条线通过很多过孔接到地平面，它们的耦合（串扰）还将再减半。,在数字电路中，如果两条走线之间的距离足够允许放一根保护走线，那么耦合（串扰）通常已经很低了，所以这条保护走线也没必要了。举例：（左图）,多大的串扰范围能接受呢？ 相近的线路之间的串扰电平在1-3可以的,一个保护走线的典型应用,A-B之间，C两端开路，串扰最大,A-C之间，B两端开路，串扰中间,A-C之间，B两端接地，串扰最小,本节要点： 两条走线之间加入一条接地的保护走线，可以减少串扰到最小,驱动器沿着走线A传输一个已知的电压阶跃，在走线B或走线C上，会接收到由这一信号引起的串扰,保护走线的实例,典型串扰例子,重点讲互感耦合，讲到互感耦合，可以用个图来说明(左图)： 线路A-B上传输的信号磁场会在C-D上感应出电压，根据互感作用类似于一个变压器，加上互感是分布式的，所以看上去就像一连串的小变压器连接在两线之间，随着一个电压阶跃从A移到B，在每个耦合变压器上，一个干扰尖脉冲会出现在相邻的线上，每个尖脉冲也会沿着线路C到D的前向和反向传播。,5.7 近端和远端串扰,分析两条长的传输线之间的耦合，其耦合包括互感和互容耦合,反向耦合（正尖脉冲）,前向耦合（负尖脉冲）,第1-6节讲，走线比较短的情况下，来分析互感的情况,4个变压器互感耦合的反射示意图,负的(前向)尖脉冲全部同时到达远端。 正的(反向)尖脉冲连续到达近端，总时间需2Tp,V(t)=LM,结论：每个尖脉冲与输入信号的导数以及互感成正比,前向耦合（负尖脉冲）,反向耦合（正尖脉冲）,由串扰系数公式得出结论,反射示意图描述了正负尖脉冲各自到达近端和远端所需时间,互容耦合几乎和互感耦合相同，区别在于它们耦合的极性不同。,互容耦合的前向和反向尖脉冲的极性都是正的，除此之外，它与互感耦合尖脉冲完全相同。,2、互容耦合,3、互感与互容的混合耦合,正常情况下，在一个完整的地平面上，互感与互容的串扰大小基本相等，因为前向串扰分量会相互抵消，反向串扰分量会相互增强。,前面讲到的几种不完整的地平面（开槽、平行交叉、指状电源和地），互感串扰比互容串扰分量更大，因此前向串扰会比较大，是负数（负尖脉冲），所以前向串扰永远都不会大于反向串扰。,5.8 PCB板是怎样叠层的,PCB板的叠层反映了线路板层的安排情况，详细指定了哪一层是完整地层和电源层以及基板的介电常数、层与层的间距。 步骤： 1、首先设计电源层和地层：一般最好采用完整的电源和地平面，而且对称使用。 （为什么要对称：如果只有一个完整的平面，板子会偏向一侧，容易变形）,2、加一层机壳接地层,在数字逻辑地的高频噪声电压比较严重情况下，地传递的波动电压由返回信号电流通过它们的电感引起的，这些高频波动虽然很小，但是对FCC有很大影响，如果任何引出机壳的线，都连接到了数字逻辑地，在FCC测试时是通不过的。 所以为了解决这一问题，就是在叠层中，加入一层机壳接地层，而且将这一层紧贴接地层。 如果地层与机壳接地层无需隔离时，就可直接把地层与机壳接地层短接到一起，而不必再使用一个单独的机壳接地层。,3、选择走线尺寸,走线密度越大，所需的PCB板层数就会越少，PCB板的费用与层数、板子面积成正比，所以在平时的设计中，总是希望能够用最少的层数来设计出合格的产品。,铜皮厚度：35um,铜皮厚度：50um,铜皮厚度：70um,铜皮t=10,铜皮t=10,铜皮t=10,4、布线密度和走线层数,板子层数越多，就可以把走线间距布得越大，使走线更容易，而且可以减少串扰，但是层数越多，PCB板的制作费用也就越高。如果层数减少，就意味着必须使用更小的走线间距（走线间距越小，板上的走线密度越大）那同样也会增加PCB板的额外费用。所以对布线层数和布线密度要有个合理的把握。 在一个确定了板子尺寸大小、层数、连接数目，如何估算走线间距？可以用Rent准则 Rent：IBM的一个工程师的名字命名,举例：一个8 in X 12 in的四层板，有800个走线连接，那平均走线间距是0.132in,三个经典的叠层方案,1、四层板叠层,OZ:中文是“盎司”的意思，作重量单位，1oz=28.35克，但在PCB行业指的是覆铜的厚度，1OZ=1.35mil=35um=0.035mm 1in=25.4mm 1mil=0.0254mm,2、六层板叠层,3、十层板叠层,6、高速（特高速）板的一个特别提示,1、对于非常高速的线路板，把地层和电源层直接放在相邻层，这样使得它们的电容耦合最大，从而减少了电源供电噪声。,2、使用额外的地层将布线层的网络隔离，多打一些地过孔，将多个地平面连接在一起。,总结,课程结束,Thanks !,