电容的模型选型容值计算与PCB布局布线

1 电容构造及模型1.1 模型电容的基本公式是：式(1)显示，减小电容器极板之间的距离(d)和增长极板的截面积(A)将增长电容器的电容量。1.2 寄生参数与阻抗的频率特性电容一般存在等效串联电阻(ESR)和等效串联电感(ESL)二个寄生参数。 图 2是电容器在不同工作频率下的阻抗(Zc)。1.2.1 减少去耦电容 ESL的措施 去耦电容的ESL是由于内部流动的电流引起的，使用多种去耦电容并联的方式可以减少电容的ESL影响，并且将两个去耦电容以相反走向放置在一起，从 而使它们的内部电流引起的磁通量互相抵消，能进一步减少ESL。（此措施合用于任何数目的去耦电容，注意不要侵犯DELL公司的专利）1.3 不同电容的参数特性电解电容器一般均有很大的电容量和很大的等效串联电感。 由于它的谐振频率很低， 对低频信号通过较好， 而对高频信号， 体现出较强的电感性， 阻抗较大，因此只能使用在低频滤波上。 同步， 大电容还可以起到局部电荷池的作用， 可以减少局部干扰通过电源耦合出去。钽电容器一般均有较大电容量和较小等效串联电感， 因而它的谐振频率会高于电解电容器，并能使用在中高频滤波上。瓷片电容器电容量和等效串联电感一般都很小， 因而它的谐振频率远高于电解电容器和钽电容器， 因此能使用在高频滤波和旁路电路上。 由于小电容量瓷片电容器的谐振频率会比大电容量瓷片电容器的谐振频率要高， 因此， 在选择旁路电容时不能光选用电容值过高的瓷片电容器。1.4 电容并联改善特性为了改善电容的高频特性， 多种不同特性的电容器可以并联起来使用。图 3 是多种不同特性的电容器并联后阻抗改善的效果。1.4.1 电容并联时注意封装在为每个电容选择封装类型时必须谨慎。一般BOM表中会规定所有的无源元器件都要选用相似的尺寸，如都用0805电容。图10为三只电容并联后的阻抗与频率关系。 由于每只电容采用相似的封装，故它们的高频响应相似。事实上，这就抵消了更小电容的采用！相反，封装尺寸应当随同电容值一起微缩，见图11。2 电容器的并联和反谐振2.1 反谐振当电容器的电容局限性，或者目的阻抗以及插入损耗由于高 ESL 和 ESR 难以实现时，也许需要并联多种电容器，如图 10 所示。在这种状况下，必须注意出目前这些电容器中的并联谐振（称为反谐振） ，如图 11 所示，可以看到从电源端的阻抗由于反谐振会趋向于变大。反谐振是发生在两个电容器间的自谐振频率不同步的一种现象。如图 12 所示，并联谐振发生在其中一种电容器的电感区以及另一种电容器的电容区的频率范畴内。 并联谐振导致该频率范畴的总阻抗增长。 因此， 在浮现反谐振的频率范畴， 插入损耗会变小。图10 电容并联也许浮现反谐振的状况图11 电容器的并联谐振图12 并联谐振频率范畴2.2 反谐振的克制如图 13 （a）所示， 在电容器间嵌入谐振克制元件例如铁氧体磁珠。如图 13（b）所示，匹配电容器的电容以调节自谐振频率。如图 13（c ）所示，缩小电容器之间的间距和使用不同电容的电容器相结合，电容值的差值低于 10:1 。图 13（a）所示措施对改善插入损耗相称有效。然而，减少电源阻抗的效果就变小。采用图13（b）和图 10（c）的措施， 可以削弱反谐振，但要完全克制反谐振是很难的。 如图 13（d）所示，可以采用低 ESL和 ESR 的高性能电容器来消除反谐振问题。3 滤波电容、去耦电容和旁路电容3.1 三个概念 滤波电容用在电源整流电路中，用来滤除交流成分。使输出的直流更平滑。 去耦电容的重要功能是提供一种局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地，加入去耦电容后电压的纹波干扰会明显减小。 旁路电容起的重要作用是给交流信号提供低阻抗的通路。用在有电阻连接时，接在电阻两端使交流信号顺利通过。3.2 滤波电容3.2.1 滤波电容的作用电路的电源线与回流线（地线）之间总要连接诸多的电容器一般称为滤波电容。一般状况下，滤波电容（多为电解电容）的作用是过滤掉电流中的低频信号，但虽然是低频信号，其频率也分为了好几种数量级。因此为了适合在不同频率下使用，电解电容也分为高频电容和低频电容（这里的高频是相对而言）。 n-35g的主滤波电容低频滤波电容重要用于市电滤波或变压器整流后的滤波，其工作频率与市电一致为50Hz；而高频滤波电容重要工作在开关电源整流后的滤波，其工作频率为几千Hz到几万Hz。当我们将低频滤波电容用于高频电路时，由于低频滤波电容高频特性不好，它在高频充放电时内阻较大，等效电感较高。因此在使用中会因电解液的频繁极化而产生较大的热量。而较高的温度将使电容内部的电解液气化，电容内压力升高，最后导致电容的鼓包和爆裂。3.2.2 电源滤波电容3.2.3 滤波电容的选择滤波电容在开关电源中起著非常重要的作用，如何对的选择滤波电容，特别是输出滤波电容的选择则是每个工程技术人员十分关怀的问题。 50赫兹工频电路中使用的一般电解电容器，其脉动电压频率仅为100赫兹，充放电时间是毫秒数量级。为获得更小的脉动系数，所需的电容量高达数十万微法，因此一般低频铝电解电容器的目的是以提高电容量为主，电容器的电容量、损耗角正切值以及漏电流是鉴别其优劣的重要参数。而开关电源中的输出滤波电解电容器，其锯齿波电压频率高达数万赫兹，甚至是数十兆赫兹。这时电容量并不是其重要指标，衡量高频铝电解电容优劣的原则是“阻抗- 频率”特性。规定在开关电源的工作频率内要有较低的等效阻抗，同步对于半导体器件工作时产生的高频尖峰信号具有良好的滤波作用。 一般的低频电解电容器在万赫兹左右便开始呈现感性，无法满足开关电源的使用规定。而开关电源专用的高频铝电解电容器有四个端子，正极铝片的两端分别引出作为电容器的正极，负极铝片的两端也分别引出作为负极。电流从四端电容的一种正端流入，通过电容内部，再从另一种正端流向负载；从负载返回的电流也从电容的一种负端流入，再从另一种负端流向电源负端。 在电源设计中,滤波电容的选用原则是： C2.5/fR 其中：C为滤波电容，单位为UF； f为频率，单位为Hz R为负载电阻，单位为 固然，这只是一般的选用原则，在实际的应用中，如条件(空间和成本)容许，都选用C5/fR。 由于四端电容具有良好的高频特性，为减小电压的脉动分量以及克制开关尖峰噪声提供了极为有利的手段。高频铝电解电容器尚有多芯的形式，即将铝箔提成较短的若干段，用多引出片并联连接以减小容抗中的阻抗成分。并且采用低电阻率的材料作为引出端子，提高了电容器承受大电流的能力。简易规则：1、理论上说电源滤波用电容越大越好，一般大电容滤低频波,小电容滤高频波。2、可靠的做法是将一大一小两个电容并联,一般规定相差两个数量级以上,以获得更大的滤波频段.3、大电容,负载越重，吸取电流的能力越强，这个大电容的容量就要越大4、小电容，凭经验，一般 104 即可5、如果你 PCB 上重要工作频率比较低的话， 加两个电容就可以了，一种虑除纹波，一种虑除高频信号。如果会浮现比较大的瞬时电流，建议再加一两个比较大的钽电容。3.3 去耦电容清除在器件切换时从高频器件进入到配电网络中的RF能量。去耦电容还可觉得器件提供局部化的DC电压源，它在减少跨板浪涌电流方面特别有用。3.3.1 去耦电容蓄能作用的理解（1）有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的重要功能就是以减少开关噪声在板上的传播和将噪声引导到地。（2）而事实上，芯片附近的电容尚有蓄能的作用，提供一种局部的直流电源给有源器件，这是第二位的。（这也是为什么诸多电路板在高频器件VCC管脚处放置小电容的因素之一。）你可以把总电源看作水库，我们大楼内的家家户户都需要供水，这时候，水不是直接来自于水库，那样距离太远了，等水过来，我们已经渴的不行了。实际水是来自于大楼顶上的水塔,水塔其实是一种buffer的作用。如果微观来看，高频器件在工作的时候，其电流是不持续的，并且频率很高，而器件VCC到总电源有一段距离，即便距离不长，在频率很高的状况下，阻抗Zi*wL+R，线路的电感影响也会非常大，会导致器件在需要电流的时候，不能被及时供应。而去耦电容可以弥补此局限性。（3）去耦电容可以清除高频如RF信号的干扰，干扰的进入方式是通过电磁辐射。我们常常可以看到，在电源和地之间连接着去耦电容，它有三个方面的作用：一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其通过供电回路进行传播的通路；三是避免电源携带的噪声对电路构成干扰。3.3.2 去耦电容的选择高频旁路电容一般比较小，根据谐振频率一般是 0.1u， 0.01u 等，而去耦合电容一般比较大，是10u 或者更大有点矛盾，根据电路中分布参数，以及驱动电流的变化大小来拟定。数字电路中典型的去耦电容值是0.1F。这个电容的分布电感的典型值是5nH。0.1F的去耦电容有5nH的分布电感，它的并行共振频率大概在7MHz左右，也就是说，对于10MHz如下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1F、10F的电容，并行共振频率在20MHz以上，清除高频噪声的效果要好某些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10F左右。最佳不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的构造在高频时体现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1F，100MHz取0.01F。3.4 旁路电容可将混有高频电流和低频电流的交流电中的高频成分旁路掉的电容，称做“旁路电容”。 旁路电容不是理论概念，而是一种常常使用的实用措施，电子管或者晶体管是需要偏置的，就是决定工作点的直流供电条件。例如电子管的栅极相对于阴极往往规定加有负压，为了在一种直流电源下工作，就在阴极对地串接一种电阻，运用板流形成阴极的对地正电位，而栅极直流接地，这种偏置技术叫做“自偏”，但是对（交流）信号而言，这同步又是一种负反馈，为了消除这个影响，就在这个电阻上并联一种足够大的电容，这就叫旁路电容。对于同一种电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling，也称退耦）电容是把输出信号的干扰作为滤除对象。3.5 去耦电容与旁路电容的区别去耦电容：清除在器件切换时从高频器件进入到配电网络中的RF能量。去耦电容还可觉得器件提供局部化的DC电压源，它在减少跨板浪涌电流方面特别有用。旁路电容：从元件或电缆中转移出不想要的共模RF能量。这重要是通过产生AC旁路消除无意的能量进入敏感的部分，此外还可以提供基带滤波功能（带宽受限）。我们常常可以看到，在电源和地之间连接着去耦电容，它有三个方面的作用：一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其通过供电回路进行传播的通路；三是避免电源携带的噪声对电路构成干扰。在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不同样了。对于同一种电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才干完毕信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸取很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常状况来说事实上就是一种噪声，会影响前级的正常工作，这就是耦合。去耦电容就是起到一种电池的作用，满足驱动电路电流的变化，避免互相间的耦合干扰。旁路电容实际也是去耦合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u等，而去耦合电容一般比较大，是10u或者更大，根据电路中分布参数，以及驱动电流的变化大小来拟定。去耦和旁路都可以看作滤波。去耦电容相称于电池，避免由于电流的突变而使电压下降，相称于滤纹波。具体容值可以根据电流的大小、盼望的纹波大小、作用时间的大小来计算。去耦电容一般都很大，对更高频率的噪声，基本无效。旁路电容就是针对高频来的，也就是运用了电容的频率阻抗特性。电容一般都可以当作一种RLC串联模型。在某个频率，会发生谐振，此时电容的阻抗就等于其ESR。如果看电容的频率阻抗曲线图，就会发现一般都是一种V形的曲线。具体曲线与电容的介质有关，因此选择旁路电容还要考虑电容的介质，一种比较保险的措施就是多并几种电容。高频旁路电容一般比较小，根据谐振频率一般是 0.1u， 0.01u 等，而去耦合电容一般比较大，是10u 或者更大，根据电路中分布参数，以及驱动电流的变化大小来拟定。数字电路中典型的去耦电容值是0.1F。这个电容的分布电感的典型值是5nH。0.1F的去耦电容有5nH的分布电感，它的并行共振频率大概在7MHz左右，也就是说，对于10MHz如下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1F、10F的电容，并行共振频率在20MHz以上，清除高频噪声的效果要好某些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10F左右。最佳不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的构造在高频时体现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1F，100MHz取0.01F。4 电容的容值计算可以采用两种措施拟定所需的电容量： 一是运用电源驱动的负载计算电容量， 二是运用目的阻抗（Target Impedance）来计算总电容量。4.1 运用电源驱动的负载计算电容量去耦的初衷是：不管IC对电流波动的规定和规定如何都要使电压限值维持在规定的容许误差范畴之内。 使用下列体现式可计算出一种IC所规定的去耦电容的电容量C。 使用体现式： CU=It U是实际电源总线电压所容许的减少，单位为V。 I是以A（安培）为单位的最大规定电流； t是这个规定所维持的时间。例设负载（容性）为 30pF，要在 2ns 内从 0V 驱动到 3.3V ，瞬态电流为：I=CdVdt=30pFx3.3V2ns=49.5mA如果共有 36 个这样的负载需要驱动，则瞬态电流为： 36X 49.5mA=1.782A 。假设容许电压波动为：3.3V X2.5%=82.5 mV，所需电容量为C=Ix dt/dV=1.782A x2ns/0.0825V=43.2nF所增长的电容事实上作为克制电压波纹的储能元件，该电容必须在 2ns 内为负载提供1.782A的电流，同步电压下降不能超过 82.5 mV，因此电容值应根据 82.5 mV 来计算。记住： 电容放电给负载提供电流，其自身电压也会下降，但是电压下降的量不能超过 82.5 mV （容许的电压波纹） 。运用电源驱动的负载计算电容量的这种措施没有考虑 ESL 及 ESR 的影响，因此很不精确，但是可以加深对去耦原理的理解。4.2 基于目的阻抗的 容值计算4.2.1 基于目的阻抗的PDN 设计如图 14 所示，基于目的阻抗的 PDN（电源分派网络）设计措施将 PDN 当作一种系统，以平均交流电流鼓励 PDN， 为使 PDN 的输出电压波动不不小于电源噪声容限， PDN 的输入阻抗必须不不小于目的阻抗。如图 15 所示， 为了使 PDN 的输入阻抗低于目的阻抗， 需要多种不同容量的电容器并联以获得平坦的输入阻抗特性。一种设计示例如图 16 所示。基于目的阻抗的 PDN 设计措施将将 PDN 设计成满足在感爱好的带宽范畴内从 IC 看过去的输入阻抗不不小于某一给定的目的阻抗值， 以保证电源噪声可以控制在系统预算的噪声容限范畴内。频率范畴一般为 IC 的工作频率。如图 15 所示，去耦电容器的应用变化了 PDN 的输入阻抗，为了使 PDN 的输入阻抗满足目的阻抗的规定，使输入阻抗低于目的阻抗，需要多种不同容量的电容器并联以获得平坦的输入阻抗。基于目的阻抗的 PDN 设计措施运用电容器谐振频率周边阻抗达到最小的特性来获得低输入阻抗，大容量的体电容器维持低频输入阻抗，SMT 电容器维持中高频输入阻抗，而平面电容、嵌入式电容和片上封装电容则维持高频阻抗。去耦网络的设计是 PDN 设计最重要的部分，也是 PDN 设计和噪声管理的难点。频域阻抗分析法是平面 PDN 设计的典型措施。 通过 PDN 的频域阻抗曲线， 可以清晰地判断在哪些频率点上会浮现严重的电源噪声。 这种分析措施非常有助于分析并设计 PDN 对 SI （信号完整性）和 EMI 影响。判断一种 PDN 设计与否优良的原则是： 在可接受的电源噪声下，功率得到及时可靠的传播； 维持 PCB 上高速信号的完整性； 将系统的电磁辐射控制在可接受的范畴内4.2.2 运用目的阻抗计算去耦电容器的电容量在基于目的阻抗（target impedance）的去耦电容设计措施中，把瞬态电流当作阶跃信号， 因而有很宽的频谱，去耦电容必须在这个很宽的频谱内使电源系统的输出阻抗低于目的阻抗（target impedance） 。电容的选择是分频段设计的，每一种容值的电容负责一段频谱范畴，超过这个范畴的，由其她电容负责构成低阻抗途径。例如：要去耦的电源为 1.2V ，容许电压波动为 2.5%，最大瞬态变化电流为 600mA。运用目的阻抗计算电源系统所需去耦电容器的电容量的环节如下：第一步：计算目的阻抗第二步：拟定稳压电源电路的频率响应范畴稳压电源电路的频率响应范畴与具体使用的电源芯片和电路构造有关，一般在 DC 到几百kHz 之间。这里假设为 DC 到 100kHz 。在 100kHz 如下时，电源电路具有低的输出阻抗，能较好的对瞬态电流做出反映。 在高于 100kHz 时，电源电路呈现为很高的输出阻抗， 如果没有外加去耦电容，电源波动将超过 2.5%的容许值。第三步：计算 bulk （体电容）电容量当频率处在电容自谐振点如下时，电容器的阻抗可近似表达为：可见，频率 f越高，阻抗越小，频率越低，阻抗越大。对于电源系统， 在感爱好的频率范畴内， 去耦电容的最大阻抗不能超过目的阻抗， 因此在频率 f =100kHz 点，计算 bulk （体电容）所需电容量的大小：第四步：计算bulk （体电容）的最高有效频率当频率处在电容自谐振点以上时，电容的阻抗可近似表达为：频率 f 越高，阻抗越大，但阻抗不能超过目的阻抗。假设 ESL 为 5nH，则 bulk （体电容）的最高有效频率为：采用一种 31.831 F 的电容，在 100kHz 到 1.6MHz 之间，可以使电源系统的输出阻抗控制在目的阻抗之下。当频率高于 1.6MHz 时，还需要额外的电容来控制电源系统的输出阻抗。第五步：计算频率高于 1.6MHz 时所需电容如果但愿电源系统在 500MHz 如下时都能满足电压波动规定，就必须控制电容的寄生电感量。必须满足 2 f Lmax Ztarget，因此有：为了在 1.6MHz 时阻抗不不小于目的阻抗，需要电容量为：因此每个电容的电容量为 1.9894/63=0.0316 F。综上所述，对于这个电源系统，选择 1 个 31.831 F 的大电容和 63 个 0.0316 F 的小电容即可满足规定。注意：以上基于目的阻抗（Target Impedance）的计算，重要是为了阐明这种措施的基本原理，实际中不能就这样简朴的计算了事，由于尚有诸多问题需要考虑。4.3 Xilinx推荐的容值计算措施xilinx公司推荐的去耦电容容值计算措施： 推荐使用远不小于1/m乘以等效开路电容的电容值。 此处m是在IC的电源插针上所容许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。等效开路电容定义为： C=P/(fU2) 式中： PIC所耗散的总瓦数； UIC的最大DC供电电压； fIC的时钟频率。一旦决定了等效开关电容，再用远不小于1/m的值与它相乘来找出IC所规定的总去耦电容值。然后还要把成果再与连接到相似电源总线电源插针的总数相 除，最后求得安装在每个连接到电源总线的所有电源插针附近的电容值。4.4 初略估算公式去耦电容值的选用并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.10.01uf之间都可以。5 选择电容的封装5.1 封装与寄生参数的关系一般，封装尺寸的选择根据是：上次用的是什么，或者与否足够大到适合手工焊接(如果是原型设计)。 需要记住的是，等效电路会随不同的封装类型而变化。其中重要的是等效串联电感(ESL)。很显然，只要电容构造保持不变，其电容值也会保持不变。若同一电容采用多种不同封装类型，那么极板间的连接和外层封装间的连接必然变化。这会带来额外的串联电阻和电感。封装越小，串联寄生参数就越小。为了证明这一趋势，请参见表 4。正如所预期的，等效串联电感将随着封装尺寸的减小而不断缩减。特别注意图 7 中的 1206 和 0612 例子。 尽管她们的占位面积相似，1206 的焊接点在两端，而 0612 的焊接点在两个长边。这只是方向上的简朴变化，却使封装的内部连接小了许多。令人欣喜的是，ESL 减少了 95%。 在高频宽电路中，串联电感值决定了旁路电路为电源接脚提供低阻抗的能力上限。 5.2 电容并联时注意封装在为每个电容选择封装类型时必须谨慎。一般BOM表中会规定所有的无源元器件都要选用相似的尺寸，如都用0805电容。图10为三只电容并联后的阻抗与频率关系。 由于每只电容采用相似的封装，故它们的高频响应相似。事实上，这就抵消了更小电容的采用！相反，封装尺寸应当随同电容值一起微缩，见图11。6 去耦/旁路/滤波电容的布局布线6.1 去耦电容器不同安装位置的影响6.1.1 电源、电容与IC的位置关系在图 4 所示电路中，去耦电容器C的安装位置不同，图7（a）中电容器接近电源安装，图 7（b）中集成电路（IC）接近电源安装，其去耦合效果是不同的.考虑布线电感，图 7 所示电路的等效电路如图 8 所示.在图 8（a ）中，从电源部分流入的电流，一方面通过电感 L1 在 C 中积蓄起来，然后再通过 L2 提供应 IC 。对于电源的变化和噪声，电容器 C 可以起到较好的去耦作用。在图 8（b）中，由于 L2 隔离了电容器 C 与 I C的连接，电源的变化和噪声一方面作用于 IC，减少了电容器 C 的去耦作用。6.1.2 一种示例 电源端存在一种 20MHz 的噪声， 在数字 IC 电源端的 6mm 处安装一种 1F MLCC。在IC电源端 15mm 处，用示波器测量噪声克制效果。如图所示， 蓝色为电源模块，所谓存在分支是指电容与数字IC不在电源模块的同一侧。测量成果可以看出有分支线路的比没有分支线路的电压波动 （波纹） 要大诸多。可以看到分支线路的存在，对噪声克制有着巨大的影响。6.2 电容的摆放 对于电容的安装，一方面要提到的就是安装距离。所有对该芯片去耦的电容都尽量接近芯片。因素是：如果去耦电容离IC电源引脚较远，则布线阻抗将减小去耦电容 的效力。 容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最接近芯片的位置。 容值稍大些的可以距离稍 远，最外层放置容值最大的。 尚有一点要注意，在放置时，最佳均匀分布在芯片的四周，对每一种容值级别都要这样。一般芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都 是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。6.2.1 去耦半径与摆放的关系电容去耦的一种重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量接近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。 的确，减小电感是一种重要因素，但是尚有一种重要的因素大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超过了它的去耦半径，电容将失去它的去耦的作用。 理解去耦半径最佳的措施就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一种很小的局部区域内产生电压 扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有 一种时间延迟。同样，电容的补偿电流达到扰动区也需要一种延迟。因此必然导致噪声源和电容补偿电流之间的相位上的不一致。 特定的电容，对与它自谐振频率相似的噪声补偿效果最佳，我们以这个频率来衡量这种相位关系。当扰动区到电容的距离达到/4时，补偿电流的相位为，和噪声源相位刚好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的 能量无法及时送达。为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽量的小，最佳是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距 离为0，则补偿能量百分之百传递到扰动区。这就规定噪声源距离电容尽量的近，要远不不小于/4。实际应用中，这一距离最佳控制在/40-/50之间， 这是一种经验数据。 例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为 7.95ps。假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。电容去耦半径为47.9/50=0.958英寸，大概等于 2.4厘米。本例中的电容只能对它周边2.4厘米范畴内的电源噪声进行补偿，即它的去耦半径2.4厘米。不同的电容，谐振频率不同，去耦半径也不同。对于大电 容，由于其谐振频率很低，相应的波长非常长，因而去耦半径很大，这也是为什么我们不太关注大电容在电路板上放置位置的因素。对于小电容，因去耦半径很小， 应尽量的接近需要去耦的芯片，这正是大多数资料上都会反复强调的，小电容要尽量近的接近芯片放置。6.3 电容的过孔在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。放置过孔的基本原则就是让这一环路面积最小，进而使总的寄 生电感最小。下图显示了几种过孔放置措施。第一种措施从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。 第二种措施在焊盘的两个端点紧邻焊盘打孔，比第一种措施路面积小得多，寄生电感也较小，可以接受。 第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的措施。 第四种在焊盘两侧都打孔，和第三种措施相比，相称于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间容许，尽量 用这种措施。 最后一种措施在焊盘上直接打孔，寄生电感最小，但是焊接是也许会浮现问题，与否使用要看加工能力和方式。 推荐使用第三种和第四种措施。 注意：有些工程师为了节省空间，有时让多种电容使用公共过孔。任何状况下都不要这样做。最佳想措施优化电容组合的设计，减少电容数量。对于大尺寸的电容，例如板级滤波所用的钽电容，推荐用下图中的安装措施。注意：小尺寸电容严禁在两个焊盘间打孔，由于容易引起短 路。6.4 电容的布线6.4.1 电容的线宽由于印制线越宽，电感越小，从焊盘到过孔的引出线尽量加宽，如果也许，尽量和焊盘宽度相似。这样虽然是0402封装的电容，你也可以使用20mil 宽的引出线。引出线和过孔安装如图所示，注意图中的多种尺寸。6.4.2 电源回路布线在安放跟去耦电容时需注意电源线和地线的走线 ,由于这种不恰当的配合 ,电路板的电子元器件和线路受电磁干扰的也许性比较大 。图 4 是不恰当的去耦电容布线 。如果换成图 5 的走线方式 ,到电路板上电容的电源线和地线彼此接近 。 此电路板中电源线和地线的配合比图 4 中恰当 。电路板中电子元器件和线路受电磁干扰( EM I)的也许性减少了679/12.8倍或54倍 。7 电容器选用及配备原则：7.1 选用1，一般在低频耦合或旁路，电气特性规定较低时，可选用纸介、涤纶电容器；在高频高压电路中，应选用云母电容器或瓷介电容器；在电源滤波和退耦电路中，可选用电解电容器。2，在振荡电路、延时电路、音调电路中，电容器容量应尽量与计算值一致。在多种滤波及网（选频网络），电容器容量规定精确； 在退耦电路、低频耦合电路中，对同两级精度的规定不太严格。3，电容器额定电压应高于实际工作电压，并要有足够的余地，一般选用耐压值为实际工作电压两倍以上的电容器。4，优先选用绝缘电阻高，损耗小的电容器，还要注意使用环境7.2 配备原则配备电容可以克制因负载变化而产生的噪声， 是印制电路板的可靠性设计的一种常规做法，配备原则如下：（1）电源输入端跨接一种 10100uF 的电解电容器，如果印制电路板的位置容许，采用 100uF 以上的电解电容器的抗干扰效果会更好。（2）为每个集成电路芯片配备一种 0.01uF 的陶瓷电容器。如遇到印制电路板空间小而装不下时， 可每 410 个芯片配备一种 110uF 钽电解电容器， 这种器件的高频阻抗特别小，在 500kHz20MHz 范畴内阻抗不不小于 1，并且漏电流很小（0.5uA 如下）。（3）对于噪声能力弱、关断时电流变化大的器件和 ROM、RAM 等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。（4）去耦电容的引线不能过长，特别是高频旁路电容不能带引线。（5）对于 IC 的电源 , 保证每个 IC 的电源 PIN 均有一种去耦电容 ,对于 B GA CHIP ,规定在 B GA 的四角分别有两个电容共 8 个 。对走线的电源特别要注意加滤 波 电 容 , 如V T T 等 。 这不仅对稳定性有影响 , 对 EM I 也有很大的影响 。（6） 对于时钟线的解决 ,如果时钟线有过孔 ,在过孔的相邻位置 ,地层和电源层之间加一种旁路电容 , 以保证时钟线换层后 ,参照层 (相邻层) 的高频电流的回路持续 。旁路电容所在的电源层必须是过孔穿过的电源层 ,并尽量地接近过孔 ,旁路电容与过孔的间距最大不超过 300M IL 。（7） 时钟线下面没有铺铜 。 若条件限制实在做不到不穿孔 ,保证频率不小于等于 66M 的时钟线不穿孔 ,频率不不小于 66M的时钟线若穿孔 ,必须加一种去耦电容形成镜像通路 。8 电容应用示例8.1 (低电流/低频):带EEPROM的实时钟表一方面看第一种示例的方框图，图12中显示的是ISL12026。这一系统有3个规定特别注意旁路的分开的区域。请注意的是，我们在讨论时假定使用的8引脚SOIC封装。第一种要旁路的是EEPROM程序阵列。为理解决编程脉冲，应在电源引脚（SOIC的第8号引脚）处并联放置两个电容。一方面，用一种小电容(建议容值为0.01uF)来解决数字开关瞬变现象。然后，用一种大电容(建议容值为1uF)来补偿电源的电流下降。这两个电容必须并联地放置在电源节点和地之间。再有,为了消除高频耦合，晶振(X1)应尽量接近器件放置。如果不将这些走线最小化，那么就需要增长额外的旁路电容来消除被耦合进的干扰信号。8.2 (低电流/高频): 基准电压源第二个示例的方框图，采用ISL60002来提供电压参照。尽管基准电压源一般被视作低频器件。但她们必须在其所工作的系统的整个宽带范畴内旁路。图15所示为ISL60002电压参照调节某高速ADC的电源。在本示例中（图15），电压调节器的输入被之前在“选择旁路电容容值”这一章节中所讨论的两个原则电容旁路。调节器的输出也被旁路以给ADC提供一种低阻抗电源。若ADC（或其他负载）有一种大的输入电容，则也许需要增长一种R-C来吸取开关瞬变现象和减少寄生振荡（图16）。8.3 (高电流/低频): DC/DC转换器图17所示为简化的DC/DC转换器方框图。一种脉冲宽度调制控制开关通过大电感控制电流以产生所需要的输出电压。由于有大电流通过，寄生器件的效果会更加明显。总结如公式4所示:电压输出将和与电容器Co有关的寄生阻抗（ESR）和寄生电感（ESL）的大小成波纹比例。8.4 (高电流/高频率)DSL放大器DSL放大器必须解决用于驱动高速通信线路所必需的大电流。在本示例中，有许多相似的技术反复浮现。旁路通道中任何其他的额外阻抗（ESR）将减少品质因数(Q)。同样，任何额外的串联电感将会使自谐振频率跌落到系统的带宽内。注意，不仅只有电容会产生ESR和ESL，走线和通孔会也产生ESR和ESL。当电路工作在高频时，必须再增长第三个电容（大小和容值都要比此外两个电容要小）。这一种最小的电容必须最接近电源引脚以将寄生参数最小化。许多设计人员喜欢给旁路电容增长一种串联阻抗来减少旁路网络的品质因数(Q)。采用简朴的 2-电容旁路网络的效果见图 21 和图 22。增长一种串联电阻的确会将旁路网络的阻抗-频率响应曲线变平坦，但是不会减少任何频率点的整体阻抗。除非是平坦频率响应，否则不推荐采用。 9 附录：常用电容及比较9.1 常用电容比较表价格便宜、容值范畴宽、性能稳定可靠的陶瓷电容是最常用的一类电容。钽电容、Oscan 以及铝电解电容都是有极性电容，特别适合伙为旁路电容。由于陶瓷电容被最广泛地作为旁路电容。钽电容合用于低电压系统。铝电解电容被低频到中频系统广泛采用，但不适合开关电路(这种电容的电荷保持性能太好了，不适合周期迅速的生产测试)。Oscan 是一种特殊的电容，它的寄生参数小、频率范畴宽、温度范畴广、品质最佳，价钱也最高。如果你有足够预算，这种电容可为任何电路提供高品质的旁路。为了完整起见，表中还涉及了云母和塑料薄膜电容。但她们重要用于滤波器设计而不是旁路。滤波电容、去耦电容与旁路电容。9.2 陶瓷电容和所盼望的那样，陶瓷电容具有宽范畴的容值和多种封装。对其多种参数做进一步选择，才干拟定电容器的最后价格。见表 3 的示例。在最新的材料清单中，电容被标志为X7R。这里，X 和 7 标志着最宽的温度范畴。最后一种字母 R 代表电容在整个温度范畴上的容差。该例中，电容在整个温度范畴上的变化量仅为 15%。使用温度范畴宽和严格的容差意味着该电容器的价格也很高。