型半导体材料的设计与性能分析

景德镇陶瓷学院半导体课程设计报告设计题目n型半导体材料的设计与性能分析专业班级姓名学号指导教师完成时间杂质半导体的应用背景半导体中的杂质对电离率的影响非常大，本征半导体经过掺杂就形成杂质半导 体，半导体中掺杂微量杂质时，杂质原子的附近的周期势场的干扰并形成附加的 束缚状态，在禁带只能够产生的杂质能级。能提供电子载流子的杂质称为施主杂 质，相应能级称为施主能级，位于禁带上方靠近导带底附近。一、N型半导体 在本征半导提硅（或锗）中掺入微量的5价元素，例如磷，则 磷原子就取代了硅晶体中少量的硅原子，占据晶格上的某些位置。磷原子最外层有5个价电子，其中4个价电子分别与邻近4个硅原子形成共价键 结构，多余的1个价电子在共价键之外，只受到磷原子对它微弱的束缚，因此在 室温下，即可获得挣脱束缚所需要的能量而成为自由电子，游离于晶格之间。失 去电子的磷原子则成为不能移动的正离子。磷原子由于可以释放1个电子而被称 为施主原子，又称施主杂质。在本征半导体中每掺入1个磷原子就可产生1个自由电子，而本征激发产生的空 穴的数目不变。这样，在掺入磷的半导体中，自由电子的数目就远远超过了空穴 数目，成为多数载流子（简称多子），空穴则为少数载流子（简称少子）。显然， 参与导电的主要是电子，故这种半导体称为电子型半导体，简称N型半导体。二、P型半导体 在本征半导体硅（或锗）中，若掺入微量的3价元素，如硼， 这时硼原子就取代了晶体中的少量硅原子，占据晶格上的某些位置。硼原子的3个价电子分别与其邻近的3个硅原子中的3个 价电子组成完整的共价键，而与其相邻的另1个硅原子的共价键中则缺少1个电 子，出现了1个空穴。这个空穴被附近硅原子中的价电子来填充后，使3价的硼 原子获得了1个电子而变成负离子。同时，邻近共价键上出现1个空穴。由于硼 原子起着接受电子的作用，故称为受主原子，又称受主杂质。在本征半导体中每掺入1个硼原子就可以提供1个空穴，当掺入一定数量的硼原 子时，就可以使半导体中空穴的数目远大于本征激发电子的数目，成为多数载流 子，而电子则成为少数载流子。显然，参与导电的主要是空穴，故这种半导体称 为空穴型半导体，简称P型半导体。由于本征载流子浓度随温度的迅速变化，用本征材料制作的器件性能很不稳 定，所以制造半导体器件需用含适当杂质的半导体材料。从20世纪70年代到现在，杂质掺杂主要是由高温的扩散方式来完成，杂质原 子通过气相源或掺杂过的氧化物扩散或淀积到基体的表面上，这些杂质浓度将从 表面逐渐下降，而杂质分布主要是由高温与扩散时间来决定的。在半导体中，杂 质对电导率的影响非常大，本征半导体经过掺杂就形成杂质半导体，一般可分为 N 型半导体和 P 型半导体。半导体中掺入微量杂质时，杂质原子附近的周期势场 受到干扰并形成附加的束缚状态，在禁带中产生附加的杂质能级。能提供电子载 流子的杂质称为施主杂质，相应能级称为施主能级，位于禁带上方靠近导带底附 近。相应地，能提供空穴载流子的杂质称为受主杂质，相应能级称为受主能级， 位于禁带下方靠近价带顶附近。对于该半导体材料的性能要求是工作温度区间在300500IK之间；饱和区杂质要 完全电离，即磷的浓度在10113* 1017cm-3）的范围内；电导率相比于本征半导体 增加非常大；载流子浓度n 保持等于杂质浓度。二、参数说明表 1 Si 半导体材料的性质性质符号材料Si本征载流子浓度（cm3）ni1.02 *1010杂质电离能（eV ）E D0.044电子有效质量m *n1.062m0禁带宽度（eV），300KVg1.1242基态简并度gD2施主浓度ND3* 1017态密度有效质电子1.062量m0空穴0.591注该数据来源于 刘恩科、朱秉升、罗晋生编著，半导体物理学，电子工业出版社，2008 年第七版。表 2物理常数名称数值波尔兹曼常数k01.380*10-2J/K电子伏特eV1.602*10-1J普朗克常量h6.625*10-34j s电子静止质量m09.108 *10-31kg室温（300K）的kT值00.026 eV热力学零温度0K-273.16 oC三、性能指标分析(AE )(11(31In T + In（D、D=Ik丿T丿2丿N丿（1）杂质全部电离温度式中D未电离施主占施主杂质数的百分比N 施主浓度Dk波尔兹曼常数0M* 电子有效质量nh普朗克常量E 施主能级DT温度利用上述关系式对不同的AE和N，可以决定杂质基本上全部电离（90%）所需 DD的温度。N =3*1017, AE =0.044eV, k =1.380*10-2j/K, m* =1.062m , m =9.108*10-3ikgDD0n00D=10%,h =6.625*10-34j s带入 式得：T300K（2）载流子浓度分析1. 低温弱电离区当温度很低时，大部分施主杂质能级仍为电子所占据，只有很少量的施主杂质发生电离，导带中的电子全部由电离施主杂质所提供。TO叮因此:N exp -cE - E )cFkT丿0 丿1 + 2 expDI E - EDF(kT、 0式中N 导带的有效状态密度CEC导带底能量Ef费米能级上式 即为杂质电离是的电中性条件。因n +远比N小，所以 DD却-导）1，则式简化为:0kT厂E+EkTE =d +1 I lnF2上式 说明，低温弱电离区费米能级与温度、杂质浓度以及掺入何种杂质原子有关。EDN =0.11NCD低温弱电离区Ef与T的关系将费米能级对温度求微商得:dEdTr n)3InD-r 2 N)c2kTd(-21n2N ) k+ 0 = 02 dT2图（1）可以看出T-OK时，N 一0, dEF开始为+ 8,E上升很快。随着N的 cdTFc J增大，dEF不断减小，E随温度升高而增大的速度变小。当温度上升使得dTFN =苓e-2 = 0.11N时，与 =0 , E达到极值。因此杂质含量越高，E达到 c 2D dTFF极值的温度也越高。当温度再升高时，dEF N后，式中的第二项为负值，这时E下降至Ec+Edc DF2以下。当温度升高使E = E时，则exp Ed二Ef = 1，施主杂质有1/3电离。FD 出“03强电离区当温度升高至大部分杂质都电离时，这时n+u N ,有ex Ef -Ed 1 , E位于 DcE之下。DE = E + Tk InF c0r n)DIN丿c由上式可知，E由温度和施主杂质浓度所决定F4.过渡区当半导体处于饱和区和完全本征激发之间时，导带中的电子一部分来源于全部 电离的杂质,另一部分则由本征激发提供，价带中产生一定量空穴电中性条件为:n = N + p0 D 0式中n 导带中电子浓度0P 0价带中空穴浓度N 已全部电离的杂质浓度 DNE = E + k Tarcsh df i 012丿i式中 E 禁带中部位置in 本征载流子浓度i在一定温度时，如果已知n及N ,就能算出arcsh(Nd2n),从而算出(E -Ei当ND2n很小时，Ef - E,也很小，即Ef接近E ,半导体接近于本征激发；当 iND2n很大时，则Ej E也很大，接近于饱和区。i5.高温本征激发区当温度足够高时，本征激发产生的本征载流子数远多于杂质电离产生的载流子 数，这时的电中性条件是n二p。E接近于禁带中线，载流子浓度随温度升高0 200 400 600 T(K)图（2） n型Si中电子浓度n与温度T的关系图（2）是掺 p 的 n 型硅的电子浓度与温度的关系曲线，可知，在低温时，电子 浓度随温度的说过而增加。温度升高 100K 时，杂质全部电离，温度高于 500K 后，本征激发开始起主要作用。所以温度在100500IK之间杂质全部电离，载流 子浓度基本上就是杂质浓度。（3）材料饱和区特征1.饱和区的温度范围(N )D min-exp(E - E2eDkT对于掺P的Si,掺杂浓度在（5* 10153* 10i7）cm-3范围内，其对应的温度范围为:T T,(N ) T T ，即:max D maxmin=0.1)r n)IN丿cNc20 NDfAE )expk m*/ 20 nh3D I kT丿I ko由上 两式得该饱和区的温度范围为：300500IK（4）掺杂后性能改善分析1. 温度对载流子浓度的影响当温度处于饱和区时，因施主杂质几乎完全电离，所以载流子的浓度n =N ，0D因此温度对载流子浓度几乎没影响。对比于本征半导体，杂质半导体具有稳定的工作区间，便于半导体在器件中使用。2. 电导率与载流子浓度的关系杂质浓度（cm-3）图（3）硅杂质半导体电阻率与杂质浓度的关对于 n 型半导体电阻率为：P 二!nqpn式中卩一电子迁移率nq电子电荷300K时，由图（3）可看出轻掺杂时（杂质浓度10i610i8cm-3）,载流子浓度近似杂质浓度，即nN ,pN，而迁移率随杂质的变化不大，可认为是常数。因而DA电阻率与杂质浓度成反比关系，杂质浓度越高，电阻率越小；当杂质浓度增高时， 曲线偏离直线，原因是：一是杂质在室温下不能全部电离，二是迁移率随杂质浓 度的增加将显著下降。四、工艺可行性分析1.掺杂元素与晶体结构的匹配性由于硅原子和磷原子的大小相近，并且它们的价电子壳层结构比较相近。所以磷在硅中都是替位式杂质。如下图（4）所示。= Si = SiII图=4) SiE晶体=中的位PII= Si = Si如图（4 |斤示，一个P原子占# | Si原子的位置，P是5价原子，其中4个价电子与周围的 4 个 Si 原子形成共价键，剩余一个价电子。并且 P 原子所在位置也多余一个正电荷+q，掺杂后其效果是形成一个正电中心P +和一个多余的价电 子。由于这个价电子受到P+的束缚作用很弱，极小的能量就能使它挣脱束缚，成为“自由电子”在晶格中自由运动。实验测得该能量大小为VE = 0.044。D因此杂质电离后，导带中的导电电子增多，增强了半导体的导电能力。五、总结本征硅晶体掺杂p后，性能大量提咼。其导电率更是有显著提升。卩 型硅的制作技术比较成熟，通过实验周的学习，收获很多，初步了解 了半导体材料行业，对自己的专业光伏，太阳能材料也有更深一部的 了解，对行业的现状了解程度更加的深刻。参考文献：1 刘恩科、朱秉升、罗晋生编著，半导体物理学，电子工业出版 社，2008年第七版。2【俄】 Michael E. Levinshtein, Sergey I., 俄】Rumyantsev,美】Michael S. Shur 编著，杨树人、殷景志译，先进半导体材料性能与数据手 册，化学工业出版社，2003 年第一版。3教学ppt4赵鹤鸣 钱敏 黄秋萍 半导体器件物理与工艺