微机原理第二章8086微处理器.ppt

1 指令执行示例 2 第二章 8086 8088微处理器 微处理器的结构微处理器的内部寄存器微处理器的引脚功能微处理器的存储器组织最大模式和最小模式微处理器的时序 3 存储器分段由于CPU内部的寄存器都是16位的 为了能够提供20位的物理地址 系统中采用了存储器分段的方法 规定存储器的一个段为64KB 由段寄存器来确定存储单元的段地址 由指令提供该单元相对于相应段起始地址的16位偏移量 这样 系统的整个存储空间可分为16个互不重叠的逻辑段 存储器的每个段的容量为64KB 允许逻辑段在整个存储空间内浮动 即段与段之间可以部分重叠 完全重叠 连续排列 非常灵活 4 段地址 是指一个段的起始地址 最低4位为零 一般将其有效数字16位存放在段寄存器中 2000H 偏移地址 段内存储单元相对段地址的距离 16位 同一个段内 各个存储单元的段地址是相同的 偏移地址是不同的 0202H 物理地址的计算方法物理地址 段地址 偏移地址 段寄存器内容 10H 偏移地址取指令物理地址 CS 10H IP 堆栈操作物理地址 SS 10H SP BP的表达式 存储器操作数物理地址 DS ES 10H 偏移地址 5 已知某存储单元的逻辑地址 怎样求该单元的物理地址 PA 物理地址 段地址 10H 段内偏移地址8086 8088CPU中的BIU单元的地址加法器 用来完成物理地址的计算 其计算方法如图所示 8086 8088微处理器 系统中的存储器组织 6 图3 5物理地址的形成 8086 8088微处理器 系统中的存储器组织 7 8086 8088CPU各种类型访问存储器时 其地址成分的来源见下表所示 8086 8088微处理器 系统中的存储器组织 8 第二章 8086 8088微处理器 微处理器的结构微处理器的内部寄存器微处理器的引脚功能微处理器的存储器组织最大模式和最小模式微处理器的时序 9 一 微处理器的外部结构表面上看来 微处理器的外部就是数量有限的输入输出引脚 但是 正是依靠这些引脚与其它逻辑部件相连接 才能组成多种型号的微型计算机系统 这些引脚就是微处理器级总线 微处理器通过微处理器级总线沟通与外部部件和设备之间的联系 这些总线及其信号必须完成以下功能 1 和存储器之间交换信息 2 和I O设备之间交换信息 3 为了系统工作而接收和输出必要的信号 如输入时钟脉冲 复位信号 电源和接地等 8086 8088微处理器 微处理器的引脚功能 10 按功能分 这些总线可以分为三种 1 传送信息 指令或数据 的数据总线 DataBus 2 指示欲传信息的来源或目的地址的地址总线 AddressBus 3 管理总线上活动的控制总线 ControlBus 8086 8088微处理器 微处理器的引脚功能 11 地址总线 CPU通过地址总线输出地址码用来选择某一存储单元或某一称为I O端口的寄存器 是单向的 对于存储器和I O地址空间独立的微处理器来说 地址总线的条数决定了存储器地址空间的容量 而地址总线中用于I O端口编址的条数决定I O地址空间的容量 8086CPU地址总线20条 存储器的最大容量为 1MB 8086 8088微处理器 微处理器的引脚功能 12 数据总线 用于CPU和存储器或I O接口之间传送数据 是双向的 微处理器数据总线的条数决定CPU和存储器或I O设备一次能交换数据的位数 是区分微处理器是多少位的依据 如8086CPU的数据总线是16条 我们就说8086CPU是16位微处理器 8086 8088微处理器 微处理器的引脚功能 13 控制总线 管理总线上的活动 用来传送自CPU发出的控制信息或外设送到CPU的状态信息 是单向的 8086 8088微处理器 微处理器的引脚功能 14 8086 8088微处理器 微处理器的引脚功能 二 8086 8088引脚结构图 15 引脚构成了微处理器级总线 引脚功能也就是微处理器级总线的功能 8086 8088CPU的40条引脚中 引脚1和引脚20 GND 为接地端 引脚40 VCC 为电源输入端 采用的电源电压为 5V 8086 8088微处理器 微处理器的引脚功能 16 时钟信号输入端 19CLK 输入 8086和8088为5MHz 8086 8088的CLK信号必须由8284A时钟发生器产生 微处理器是在统一的时钟信号CLK控制下 按节拍进行工作的 8086 8088微处理器 微处理器的引脚功能 17 工作方式控制线33MN MX 输入 1 接 5V 工作于最小模式MN MX 0 接地 工作于最大模式 8086 8088微处理器 微处理器的引脚功能 18 最小模式 适合用于由单处理器组成的小系统 在这种方式中 8088 8086CPU引脚直接产生存贮器或I O读写的读写命令等控制信号 最大模式 适合用于实现多处理器系统 在这种方式中 8088 8086CPU不直接提供用于存贮器或I O读写的读写命令等控制信号 而是将当前要执行的传送操作类型编码为三个状态位 S2 S1 S0 输出 由外部的总线控制器8288对状态信号进行译码产生相应信号 这样 两种方式下部分控制引脚的功能是不同的 19 系统复位信号 21RESET 输入 高电平有效 至少保持4个时钟周期 RESET信号有效时 CPU清除IP DS ES SS 标志寄存器和指令队列为0 置CS为0FFFFH 该信号结束后 CPU从存贮器的0FFFF0H地址开始读取和执行指令 系统加电或操作员在键盘上进行 RESET 操作时产生RESET信号 20 AD15 AD0 AddressDataBus 2 16 三态 地址 数据复用信号输入 输出引脚 分时输出低16位地址信号及进行数据信号的输入 输出 在执行对存贮器读写或对I O端口输入输出操作的总线周期的T1状态作为地址总线输出A15 A0的16位地址 而在其它T状态作为双向数据总线输入或输出D15 D016位数据 8086 8088总线分时复用含义和特点所谓总线分时复用就是同一总线在不同时间传输的是不同的信号 这些信号的作用是不同的 8086 8088采用总线分时复用方法在不影响CPU功能的情况下 减少了CPU的引脚数目 使系统得到简化 8086 8088微处理器 微处理器的引脚功能 21 A19 S6 A16 S3 AddressStatusBus 35 38 三态 地址 状态复用信号输出引脚 分时输出地址的高4位及状态信息 在存贮器读写操作总线周期的T1状态输出高4位地址A19 A16 对I O端口输入输出操作时 这4条线不用 全为低电平 在总线周期的其它T状态 这4条线用来输出状态信号 但S6始终为低电平 S5是标志寄存器 即PSW 的中断允许标志位IF的当前状态 S4和S3用来指示当前正在使用的段寄存器 8086 8088微处理器 微处理器的引脚功能 22 READY Ready 22 准备好 状态信号输入引脚 高电平有效 Ready 输入引脚接收来自于内存单元或I O端口向CPU发来的 准备好 状态信号 表明内存单元或I O端口已经准备好进行读写操作 该信号是协调CPU与内存单元或I O端口之间进行信息传送的联络信号 TEST Test 23 测试信号输入引脚 低电平有效 TEST信号与WAIT指令结合起来使用 CPU执行WAIT指令后 处于等待状态 当TEST引脚输入低电平时 系统脱离等待状态 继续执行被暂停执行的指令 RD Read 32 三态 读控制输出信号引脚 低电平有效 用以指明要执行一个对内存单元或I O端口的读操作 具体是读内存单元还是I O端口 取决于控制信号 23 NMI Non MaskableInterrupt 17 INTR InterruptRequest 18 中断请求信号输入引脚 引入中断源向CPU提出的中断请求信号 高电平有效 前者为非屏蔽中断请求 后者为可屏蔽中断请求信号 BHE S7 BusHighEnable Status 34 8086中 三态 高8位数据允许 状态复用信号输出引脚 输出 分时输出有效信号 表示高8为数据线D15 D8上的数据有效和S7状态信号 但S7未定义任何实际意义 SS0 34 8088中 在8088系统中 该引脚用来与DT R M IO一起决定8088芯片当前总线周期的读写操作 24 最小模式下的24到31引脚INTA InterruptAcknowledge 24 三态 中断响应信号输出引脚 低电平有效 该引脚是CPU响应中断请求后 向中断源发出的认可信号 用以通知中断源 以便提供中断类型码 该信号为两个连续的负脉冲 ALE AddressLockEnable 25 地址锁存允许输出信号引脚 高电平有效 CPU通过该引脚向地址锁存器8282 8283发出地址锁存允许信号 把当前地址 数据复用总线上输出的是地址信息 锁存到地址锁存器8282 8283中去 ALE信号不能被浮空 DEN DataEnable 26 三态 数据允许输出信号引脚 低电平有效 为数据总线收发器8286提供一个控制信号 表示CPU当前准备发送或接收一项数据 25 DT R DataTransmit Receive 27 三态 数据收发控制信号输出引脚 CPU通过该引脚发出控制数据传送方向的控制信号 在使用8286 8287作为数据总线收发器时 信号用以控制数据传送的方向 当该信号为高电平时 表示数据由CPU经总线收发器8286 8287输出 否则 数据传送方向相反 M IO Memory Input Output 28 三态 存储器或I O端口选择信号输出引脚 这是CPU区分进行存储器访问还是I O访问的输出控制信号 WR Write 29 三态 写控制信号输出引脚 低电平有效 与M IO配合实现对存储单元 I O端口所进行的写操作控制 HOLD HoldRequest 31 总线保持请求信号输入引脚 高电平有效 这是系统中的其它总线部件向CPU发来的总线请求信号输入引脚 HLDA HoldAcknowledge 30 总线保持响应信号输出引脚 高电平有效 表示CPU认可其他总线部件提出的总线占用请求 准备让出总线控制权 26 总结具有分时复用总线功能的引脚 AD0 AD15 A16 S3 A19 S6 BHE S7 具有三态性的引脚 AD0 AD15 A16S3 A19S6 BHE S7 RD WR M IO DT R DEN INTA等 最大模式下和最小模式下含义不同的引脚 24 31 8086和8088不同的引脚 2 8 39 28 34 8086 8088微处理器 微处理器的引脚功能 27 第二章 8086 8088微处理器 微处理器的结构微处理器的内部寄存器微处理器的引脚功能微处理器的存储器组织最大模式和最小模式微处理器的时序 28 8086 8088微处理器 最小模式和最大模式 为了尽可能适应各种各样的使用场合 在设计8086CPU芯片时 使它们可以在两种模式下工作 即最小模式和最大模式 最小模式所谓最小模式 就是系统中只有一个8086 8088微处理器 在这种情况下 所有的总线控制信号 都是直接由CPU产生的 系统中的总线控制逻辑电路被减到最少 该模式适用于小规模的微机应用系统 MN MX端接 5V 决定了工作模式 有一片8284A 作为时钟信号发生器 有三片8282或74LS273 用来作为地址信号的锁存器 当系统中所连的存储器和外设端口较多时 需要增加数据总线的驱动能力 这时 需用2片8286 8287作为数据总线收发器 29 8086 8088微处理器 最小模式和最大模式 30 最大模式所谓最大模式 是指系统中至少包含两个微处理器 其中一个为主处理器 即8086 8086CPU 其它的微处理器称之为协处理器 它们是协助主处理器工作的 该模式适用于大中型规模的微机应用系统 8086 8088微处理器 最小模式和最大模式 31 与8086 8088CPU配合工作的协处理器有两类 一类是数值协处理器8087另一类是输入 输出协处理器8089 8087是一种专用于数值运算的协处理器 它能实现多种类型的数值运算 如高精度的整型和浮点型数值运算 超越函数 三角函数 对数函数 的计算等 这些运算若用软件的方法来实现 将耗费大量的机器时间 换句话说 引入了8087协处理器 就是把软件功能硬件化 可以大大提高主处理器的运行速度 8089协处理器 有一套专门用于输入 输出操作的指令系统 可以直接为输入 输出设备服务 使主处理器不再承担这类工作 在系统中增加8089协处理器之后 会明显提高主处理器的效率 尤其是在输入 输出操作比较频繁的系统中 32 8086 8088微处理器 微处理器的时序 什么是时序 CPU执行指令时送出一系列的控制信号 这些控制信号在时间上的关系称为CPU时序 为什么要研究时序 进一步了解在微机系统的工作过程中 CPU各引脚上信号之间的相对时间关系 深入了解指令的执行过程 在程序设计时 选择合适的指令或指令序列 以尽量缩短程序代码的长度及程序的运行时间 对于学习各功能部件与系统总线的连接及硬件系统的调试 都十分有意义 因为CPU与存储器 I O端口协调工作时 存在一个时序上的配合问题 更好地处理微机用于过程控制及解决实时控制的问题 33 从时序角度考虑 CPU的执行工作可分作三种类型的周期指令周期 一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕 所用的时间 称为相应指令的指令周期 总线周期 是指CPU与存储器或外设进行一次数据传送所需要的时间 时钟周期 又称为T状态 是一个时钟脉冲的重复周期 是CPU处理动作的最小时间单位 它是由主频来确定 如8086的主频为5MHz 则一个时钟周期为200ns 一个总线周期通常由四个T组成 分别称为T1T2T3T4 一个指令周期由一到几个总线周期组成 不同指令的执行时间不同 即周期长短不一样 简单指令只需要一个总线周期 复杂指令就需要较多的总线周期 34 等待周期 是在一个总线周期的T3和T4之间 CPU根据Ready信号来确定是否插入TW 插入几个TW 空闲周期 是指在二个总线周期之间的时间间隔 总线处在空闲状态 若为3个时钟周期 则空闲周期为3个Ti 时钟周期 T 作为基本时间单位 一个等待周期TW T 一个空闲周期Ti T 35 典型的8086 8088总线周期 T1状态 发地址信息 T2状态 总线的高4位输出状态信息 T3状态 高4位状态信息 低16位数据信息 T3之后 可能插入TW 在T4状态 结束 36 80 x86 Pentium微处理器 从1978年Intel设计的8086一直发展到80 x86 Pentium 在基本结构设计上采用了向下兼容的方法 内部结构各单元均采用并行处理技术 1 8086 8088CPU真 准16位CPU由执行单元EU和总线接口单元BIU组成 仅有一种工作模式 称为实地址模式 16 8位DB 20位AB 寻址范围 1MB 2 80286CPU16位CPU由 EU 执行单元 BU 总线单元 IU 指令单元 AU 地址单元 4个并行单元组成 16位DB24位AB支持实地址与保护两种工作模式 37 3 8038632位CPU 寄存器扩展为32位 有6个并行处理单元 执行单元 分段单元 分页单元 总线单元 指令预取单元和译码单元 32位DB32位AB 支持实地址模式 保护模式和虚拟8086模式3种地址 逻辑地址 线性地址和物理地址 物理地址的形成 首先 将逻辑地址 线性地址 然后 禁止分页时 线性地址就是物理地址 允许分页时 线性地址再经分页转换产生物理地址 38 80386CPU的寄存器 7类32个寄存器 通用寄存器段寄存器指令指针和标志寄存器控制寄存器系统地址寄存器调试寄存器测试寄存器 39 作业1 8086总线接口部件由哪几部分组成 2 段寄存器CS 1200H 指令指针寄存器IP FF00H 此时 指令的物理地址为多少 指向这一物理地址的CS值和IP值是唯一的吗 3 8086的执行部件有什么功能 由哪几部分组成 4 状态标志和控制标志有何不同 程序中是怎样利用这两类标志的 8086的状态标志和控制标志分别有哪些 5 在总线周期的T1 T2 T3 T4状态 CPU分别执行什么动作 什么情况下需要插入Tw Tw怎么插入 在哪儿插入 40 6 8086的存储空间最大可以为多少 怎样用16位寄存器实现对20位地址的寻址 7 一数据区从地址3000H开始的存储单元中存放的内容依次是 34 12 AB CD D2 40 试问 1 3000H中的字数据是 双字数据是 2 3001H单元中的字节数据是 字数据是 8 什么是物理地址 什么是逻辑地址 物理地址和逻辑地址是什么关系 9 什么是堆栈 堆栈主要应用在什么地方 10 8086有哪些通用寄存器 它们各自的功能是什么