资源描述
运动员反应时间测量电路实验报告主体:附具体电路:1. 二分频电路;五分频电路;分频器 五分频电路仿真结果:上升沿的延迟可被检测到,下降沿的延迟未被检测到。2. 启动/停止计数器模块FJKRSE是带同步置位/复位的JK触发器,在这里用作锁存器。reset为复位,sportsman为运动员起跑信号。这两者任一可停止计数器。judge为裁判发令,可启动计数器。AND2B1门下方的输入端接入计时器已记到9.999的判断信号。若判断信号为1,则AND2B1输出0,不允许计数。3. 显示模块a) 真值表、卡诺图最终在电路里使用的逻辑表达式是与非-与非式。b) BCD码转七段显示码模块按逻辑表达式来连线,输出之前再与使能信号进行“或”运算,使得使能信号为1时正常输出,使能信号为0时输出全为1,即不点亮任何显示管。c) 动态扫描和数据选择控制模块时钟输入计时器,计时器结果输入译码器,生成0001,0010,0100,1000的循环,这个循环既控制数据选择,又控制被点亮的数位sm_wei。经选择完成的数据输入BCD-7段译码器。4. 抢跑/未响应判断模块和警告指示灯上方的锁存器初值为0,输入的S为十分秒对应的BCD码的第2位。这一位首次为1时(十分秒的BCD码为0010),所计时间一定为0.200s,这之后起跑将不算抢跑。上方锁存器的输出与运动员起跑信号进行逻辑运算。若时间还未到达0.200s,则上方锁存器输出0,此时若运动员起跑,AND2B1门将输出1,使中间的锁存器被置1,抢跑犯规信号foul变为1。foul信号再与1Hz时钟进行“与”运算接入dot3。若foul=0,则小数点亮;若foul=1,dot3输入的实为1Hz时钟信号,即小数点闪烁。最下方的锁存器S端输入四个十进制计数器的进位允许信号相“与”的结果。一旦时间来到9.999s,锁存器输出由0变1,输入启动/停止计数器模块的AND2B1门,计数器被停止。抢跑/未响应判断和警告指示灯模块所有锁存器的R端接入的都是总复位输入reset。5. 计数器a) 16进制计数器参照课本数字逻辑基础上的计数器来设计。可以载入初始值(在这里没有使用此功能),可同步或异步复位。b) 由16进制计数器改造为10进制计数器NAND2门:只要不允许计数(ENT=0),就不允许计数器对自身进行同步清零(必有nCLR=1)。保证计数器停止在9.999s时不会继续计数。6. 顶层总览
展开阅读全文