资源描述
第1章 计算机系统概论 2015年3月25日星期三2 4. 冯诺依曼型计算机的主要设计思想是什 么？它包括哪些主要组成部分？ null冯诺依曼计算机的主要设计思想 null存储程序并按地址顺序执行 null冯诺依曼计算机主要包括 null存储器、运算器、控制器、输入和输出五部分组成 2015年3月25日星期三3 5. 什么是存储容量？什么是单元地址？ 什么是数据字？什么是指令字？ null存储容量 null存储器所能保存二进制数据的总数; null常用单位为KB、MB等。 null单元地址 null用于识别存储器中每个存储单元的编号，即单元地址。 null数据字 null表示计算机所要处理数据的计算机字，称为数据字。 null指令字 null表示一条指令的计算机字，称为指令字。 2015年3月25日星期三4 6. 什么是指令？什么是程序？ null指令 null由操作码和操作数两部分构成 null能够表示计算机中的一个基本操作的代码或二 进制串。 null程序 null用于求解某一问题的一串指令序列，称为该问 题的计算程序，简称为程序。 2015年3月25日星期三5 7. 指令和数据均存放在内存中，计算机如 何区分它们是指令还是数据？ null计算机对指令和数据的区分是依靠指令的执行阶段 来决定的； null在取指阶段，从存储器中读取的均是CPU要执 行的指令； null在执行阶段，从存储器中读取的一定是指令执 行所需要的操作数； 2015年3月25日星期三6 8. 什么是内存？什么是外存？什么是CPU？ 什么是适配器？简述其功能。 null内存： null用于存放系统当前运行所需要的程序和数据的半导体存储 器，称为内存储器，简称内存； null外存 null用于存放程序和数据，但不能被CPU直接访问的大容量 存储器，称为外存储器，简称为外存； null外存一般包括磁盘存储器和光盘存储器。 nullCPU null运算器和控制器合称为中央处理器，简称CPU。 null适配器 null主机和不同速度的外设之间的一种部件，用于主机和外设 之间的信息转换。 第2章 运算方法和运算器 2015年3月25日星期三8 1. 用8位编码表示下列各整数的原码、反码、 补码。 -1 -127 127 -35 1111 11111111 11101000 0001-000 0001 1000 00011000 00001111 1111-111 1111 0111 11110111 11110111 1111+111 1111 1101 11011101 11001010 0011- 010 0011 补码反码原码真值 2015年3月25日星期三9 null若a 7 0，则X为正数，显然a 0 a 6 取任何值均可。 null若a 7 1，则X为负数，X 移 0. a 6 a 5 a 0 0.5D = 0.100000B，则0.5D 移 0.100000 若要X0.5，即等价于X 移 0.5D 移 即0. a 6 a 5 a 0 0.100000，因此必须是a 5 a 0 不全为0。 null 结论： null如果a 7 0， a 6 a 0 取任何值均可； null如果a 7 1 ，必须满足a 6 =1 且a 5 a 0 不全为0。 2. 设X 补 a 7 .a 6 a 5 a 0 ，其中a i 取0或1， 若要X-0.5，求a 0 a 1 a 2 a 7 的取值。 2015年3月25日星期三10 3. 有一个字长为32位的浮点数，符号位1位；阶码8位，用移码 表示；尾数23位，用补码表示；基数为2。请写出：(1)最大 数的二进制表示，(2)最小数的二进制表示，(3)规格化数所能 表示的数的范围。 null设移码采用移128码，且机器数格式如右： 最大值（最大正数） null0 1111 1111 111 1111 1111 1111 1111 1111 null即 x = (1-2 -23 ) * 2 127 null二进制表示： x = (1-0.0000 0000 0000 0000 0000 001) * 2 111 1111 最小值（最小负数） 1 1111 1111 000 0000 0000 0000 0000 0000 null即 x = 1 * 2 127 null二进制表示： x = -1* 2 111 1111 尾数M(23位)阶码E(8位)符号位S(1位) 2015年3月25日星期三11 3. 有一个字长为32位的浮点数，符号位1位；阶码8位，用移码表 示；尾数23位，用补码表示；基数为2。请写出：(1)最大数的 二进制表示，(2)最小数的二进制表示，(3)规格化数所能表示的 数的范围。 null设移码采用移128码，且机器数格式如右： 规格化数表示范围 null最大正数： 0 1111 1111 111 1111 1111 1111 1111 1111 即 x = (1-2 -23 ) * 2 127 null最小正数： 0 0000 0000 100 0000 0000 0000 0000 0000 即 x = 2 -1 * 2 -128 null最大负数： 1 0000 0000 011 1111 1111 1111 1111 1111 即 x = -(2 -1 +2 -23 ) * 2 -128 null最小负数： 1 1111 1111 000 0000 0000 0000 0000 0000 即 x = 1 * 2 127 null规格化的正数范围2 -129 (1-2 -23 ) * 2 127 负数范围2 127 (2 -1 +2 -23 ) * 2 -128 尾数M(23位)阶码E(8位)符号位S(1位) 2015年3月25日星期三12 4、将下列十进制数表示成IEEE754标准的 32位浮点规格化数。 null 27/64 null27/64 = 0.011011B = 1.1011 * 2 -2 nulle=2，则Ee127125 null 规格化数 null27/64 null27/64 =0.011011B =1.1011 * 2 -2 null 规格化数 符号位 阶码(8) 尾数(23) 0 0111 1101 1011 0000 0000 0000 0000 000 符号位 阶码(8) 尾数(23) 1 0111 1101 1011 0000 0000 0000 0000 000 2015年3月25日星期三13 y 补 00.00011 5、已知x和y，用变形补码计算xy，同 时指出结果是否溢出。 x=0.11011 y=0.00011 nullx 补 00.11011 ，y 补 00.00011 nullx+y 补 00.11110，未溢出 x+y = +0.11110 x 补 00.11011 00.11110 2015年3月25日星期三14 x=0.11011 y=0.10101 nullx 补 00.11011 ，y 补 11.01011 nullx+y 补 00.00110 ，未溢出 x+y = +0.00110 y 补 11.01011 5、已知x和y，用变形补码计算xy，同 时指出结果是否溢出。 x 补 00.11011 00.00110 2015年3月25日星期三15 x=0.10110 y=0.00001 nullx 补 11.01010 ，y 补 11.11111 nullx+y 补 11.01001 ，未溢出 x+y = - 0.10111 y 补 11.11111 5、已知x和y，用变形补码计算xy，同 时指出结果是否溢出。 x 补 11.01010 11.01001 2015年3月25日星期三16 6、已知x和y，用变形补码计算xy，同 时指出结果是否溢出。 x=0.11011 y=0.11111 nullx 补 00.11011，y 补 00.11111 nullx-y溢出（上溢） x 补 00.11011 y 补 00.11111 01.11010 2015年3月25日星期三17 6、已知x和y，用变形补码计算xy，同 时指出结果是否溢出。 x=0.10111 y=0.11011 nullx 补 00.10111，y 补 11.00101 nullx-y 补 11.11100 ，未溢出 x-y = - 0.00100 x 补 00.10111 y 补 11.00101 11.11100 2015年3月25日星期三18 6、已知x和y，用变形补码计算xy，同 时指出结果是否溢出。 x=0.11011 y=0.10011 nullx 补 00.11011，y 补 00.10011 nullx-y 补 溢出（上溢） x 补 00.11011 y 补 00.10011 01.01110 2015年3月25日星期三19 7、用原码阵列乘法器计算xy。 x11011 y11111 null 机器内部补码数据： x 补 0 11011 y 补 1 00001 null 符号位单独运算： 011 null 算前求补器输出： |x|=11011 |y|=11111 null 乘法阵列： |x| |y| 1 1 0 1 0 0 0 1 0 1 null 算后求补器输出： xy 补 1 0010111011 xy = - 1101000101 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 1 1 1 1 1 0 1 1 2015年3月25日星期三20 7、用原码阵列乘法器计算xy。 x11111 y11011 null 机器内部补码数据： x 补 1 00001 y 补 1 00101 null 符号位单独考虑：110 null 算前求补器输出： |x|= 11111 |y|= 11011 null 乘法阵列： |x| |y| 1 1 0 1 0 0 0 1 0 1 null 算后求补输出： xy 补 0 1101000101 xy = 0 1101000101 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 2015年3月25日星期三21 9-1、x=2 -011 0.100101，y=2 -010 (-0.011110)，求x+y null设尾数阶码均使用双符号位的补码表示 x 浮 11 101，00.100101 y 浮 11 110，11.100010 1)求阶差并对阶 EExEyEx 补 Ey 补 11 101 00 01011 111 修改后的x表示为： x 浮 11 110，0.010010(1) 2)尾数求和 M S = Mx+My =11 . 1101 00 (1) 3)规格化处理 执行2次左规处理， M S = 11 . 0 1 0 0 1 0 (0)， E S = 11 100 4)舍入处理 5)判溢出 故得最终结果为 xy2 100 （0.101110） 00. 0 1 0 0 1 0 11. 1 0 0 0 1 0 11 . 1 1 0 1 0 0 采用0舍1入法处理，则舍去0 阶码符号位为11，不溢出 2015年3月25日星期三22 9-1、x=2 -011 0.100101，y=2 -010 (-0.011110)，求x-y null设尾数阶码均使用双符号位的补码表示 x 浮 11 101，00.100101 y 浮 11 110，11.100010 1)求阶差并对阶 EExEyEx 补 Ey 补 11 101 00 01011 111 修改后的x表示为： x 浮 11 110，0.010010 (1) 2)尾数求差 M S = Mx My =00. 110000 (1) 3)规格化处理 4)舍入处理 5)判溢出 故得最终结果为 xy2 010 0. 110001 00. 0 1 0 0 1 0 00. 0 1 1 1 1 0 00. 1 1 0 0 0 0 采用0舍1入法处理，则进位，M S = 00.110001 阶码符号位为11，不溢出 M y 补 M x 补 不需规格化 2015年3月25日星期三23 9-2、x=2 -101 (-0.010110)、y=2 -100 0.010110 ，求x+y null设尾数阶码均使用双符号位的补码表示 x 浮 11 011,11.101010 y 浮 11 100 ,00.010110 1)求阶差并对阶 EE x E y E x 补 E y 补 11 011 00 10011 111 即E为1，x的阶码小，应使M x 右移1位，E x 加1， x 浮 11 100，1.110101 （0） 2)尾数求和 M S = Mx+My =00. 0 0 1 0 1 1 （0） 3)规格化处理 执行2次左规处理， M S = 00 . 1 0 1 0 0 0 (0)，E S = 11 010 4)舍入处理 5)判溢出 故得最终结果为 xy2 110 （0.101100） 11. 1 1 0 1 0 1 （0） 00. 0 1 0 1 1 0 00. 0 0 1 0 1 1 （0） 采用0舍1入法处理，则舍去0 阶码符号位为11，不溢出 2015年3月25日星期三24 9-2、 x=2 -101 (-0.010110) y=2 -100 0.010110 ，求x-y null设尾数阶码均使用双符号位的补码表示 x 浮 11 011,11.101010 y 浮 11 100 ,00.010110 1)求阶差并对阶 EE x E y E x 补 E y 补 11 011 00 10011 111 即E为1，x的阶码小，应使M x 右移1位，E x 加1， x 浮 11 100，1.110101 （0） 2)尾数求差 M S = Mx-My =11. 0 1 1 1 1 1 （0） 3)规格化处理 4)舍入处理 5)判溢出 故得最终结果为 xy 2 100 （0.100001） 11 . 1 1 0 1 0 1 11. 1 0 1 0 1 0 11. 0 1 1 1 1 1 M y 补 M x 补 采用0舍1入法处理，则舍去0 阶码符号位为11，不溢出 不需规格化 第3章 内部存储器 2015年3月25日星期三26 1、设有一个具有20位地址和32位字长 的存储器，问： 该存储器能存储多少字节的信息？ null存储容量 = 存储单元个数每单元字节数 = 2 20 32 bit 如果存储器有512K8位SRAM芯片组成，需要多少片? null需要做存储芯片的字位扩展； 位扩展：4片512K8位芯片构成512K32位的存储组； 字扩展：2组512K32位存储组构成1M32位的存储器； null因此，共需要24=8片给定的SRAM芯片 需要多少位地址做芯片选择？ null字扩展的是2个存储组，因此，需1位地址做片选。 4M字节 8 32 *2 20 null 8片4*2 8*512K 32*1024K nullnull 2015年3月25日星期三27 null由16K8位的芯片字位扩展构成64K32位的存储器； null位扩展：由4片16K8位的芯片构成16K32位的存储组； null字扩展：由4组16K32位存储组构成16K32位的存储器； null因此，4个存储组的片选信号应由最高两位地址A 14 和A 15 产生； null该存储器的组成逻辑框图如下： 3、用16K8位的DRAM芯片构成64K32位存储器，问： （1）画出该存储器的组成逻辑框图。 2:4 译 码 器 A 14 A 15 CS 3 CS 2 CS 0 CS 1 A 13 A 0 D 0 D 7 /WE 2015年3月25日星期三28 位扩展 16K8 RAM A 13 A 0 D 7 D 0 /WE /CS 16K8 RAM A 13 A 0 D 7 D 0 /WE /CS A 13 A 0 D 7 D 0 D 15 D 8 16K8 RAM A 13 A 0 D 7 D 0 /CS /WE 16K8 RAM A 13 A 0 D 7 D 0 /CS /WE D 23 D 16 D 31 D 23 /CS /WE 2015年3月25日星期三29 字扩展 16K32 存储组 A 13 A 0 D 31 D 0 /WE /CS 16K32 存储组 A 13 A 0 D 31 D 0 /WE /CS 16K32 存储组 A 13 A 0 D 31 D 0 /WE /CS 16K32 存储组 A 13 A 0 D 31 D 0 /CS /WE /WE A 13 A 0 D 31 D 0 74LS139 /G 1 B A /Y 0 /Y 1 /Y 2 /Y 3 /MREQ A 14 A 15 2015年3月25日星期三30 3、用16K8的DRAM芯片构成64K32位存储器，要求： (2)设储器读/写周期为0.5s，CPU在1s内至少要访问一次。 试问采用哪种方式比较合理？两次刷新的最大时间间隔是多少？ 对全部存储单元刷新一遍所需的实际刷新时间是多少？ null假定16K8位的DRAM芯片的存储矩阵是128行(1288)列； null若集中刷新，则有128行0.5us=64us的死时间，不合适； null若分散刷新，则每访存一次需要1us，也不合适； null所以，应采用异步式刷新方式。 null假定DRAM芯片的刷新周期为2ms null两行的刷新间隔为：2ms/128 = 0.015625ms=15.625us null若取15.5us作为实际的刷新间隔 null刷新存储体一遍实际所用时间为： 15.5us1281984us = 1.984ms 2015年3月25日星期三31 6、用32K8位的EPROM芯片组成128K16 位的只读存储器，试问： 数据寄存器多少位？ null 因为系统数据总线为16位，所以数据寄存器16位 地址寄存器多少位？ null 因为存储器容量为128K，需系统地址总线17位， null 所以地址寄存器17位 共需多少个EPROM芯片？ null 所需芯片总数： (128K/32K)(16/8)=8片 2015年3月25日星期三32 6、用32K8位的EPROM芯片组成128K16位的只读存储器， 试问：（4）画出此存储器的组成框图。 CPU 地址 寄存器 数据 寄存器 32K 8 32K 8 32K 8 32K 8 32K 8 32K 8 32K 8 32K 8 CS 3 CS 2 CS 1 CS 0 2:4 译码器 CS 0 CS 3 A 16 A 15 2015年3月25日星期三33 8、设存储器容量为64M，字长为64位，模块数m=8，分 别用顺序和交叉方式进行组织。存储周期T=100ns，数 据总线宽度为64位，总线传送周期=50ns。求：顺序 存储器和交叉存储器的带宽各是多少？ null顺序存储器和交叉存储器连续读出m=8个字的数据信息量为： q = 864 = 512位 null顺序存储器所需要的时间为 t 1 = mT =8100ns =800ns =810 -7 s null故顺序存储器的带宽为 W 1 = q/t 1 = 512/(810 -7 ) = 6410 7 bit/s null交叉存储器所需要的时间为 t 2 = T+ (m-1)= 100ns + (8-1)50ns = 450ns =4.510 -7 s null故交叉存储器的带宽为 W 1 = q/t 2 = 512/(4.510 -7 ) = 113.810 7 bit/s 2015年3月25日星期三34 9、CPU执行一段程序时，cache完成存取的次数为2420 次，主存完成存取的次数为80次， 已知cache存储周期为40ns，主存存储周期为240ns， 求cache/主存系统的效率和平均访问时间。 null命中率 h = N c /(N c +N m ) = 2420/(2420+80) = 0.968 null主存与Cache的速度倍率 r = t m /t c = 240ns/40ns = 6 null访问效率 e = 1/(r+(1-r)h) = 1/(6+(1-6)0.968) = 86.2% null平均访问时间 t a = t c /e = 40ns/0.862 = 46.4ns 2015年3月25日星期三35 10、已知cache存储周期40ns，主存存储周期 200ns，cache/主存系统平均访问时间为50ns，求 cache的命中率是多少？ null由 t a = ht c +(1-h)t m ，可得 %75.93 20040 20050 null null null null null null null mc ma tt tt h 2015年3月25日星期三36 13、一个组相联Cache由64个行组成，每组4行。 主存储器包含4K个块，每块128字。请表示内存地 址的格式。 null组相联映射下的主存地址格式如下： null每块128字，假定主存以字进行组织 null块内的字地址需要7位 nullCache由64个行组成，每组4行 nullCache中共包含16组，需4位组号 null主存包含4K个块 null主存块号为12位 null主存标记位有124=8位 块内地址组号主存标记 7位4位8位 2015年3月25日星期三37 14、某机主存容量1MB，字长1B，块大小16B， Cache容量64KB，若Cache采用直接映射方 式，请给出2个不同标记的内存地址，它们映 射到同一个Cache行。 null直接映射下的主存地址格式如下： null每块16B 块内的字节地址需要4位 nullCache容量64KB 共包含4K行 Cache块号12位 null主存容量1MB 主存地址20位 主存标记位20124 = 4位 null两个满足题目要求的主存地址： 0000 1001 0000 1110 0000 0001 1001 0000 1110 0000 块内地址Cache行号主存标记 4位12位4位 2015年3月25日星期三38 15、假设主存容量16M32位，Cache容量 64K32位，主存与Cache之间以每块432位大 小传送数据，请确定直接映射方式的有关参数，并 画出主存地址格式。 null直接映射下的主存地址格式如下： null每块4字 块内的字地址需要2位 nullCache容量64KB Cache共包含16K个块 Cache块号需要14位 null主存16MB 主存地址为24位 主存标记位有24142 = 8位 块内地址Cache行号主存标记 2位14位8位 第4章 指令系统 2015年3月25日星期三40 3、指令格式结构如下所示，试分析指令 格式与寻址方式特点。 单字长双地址码的RR型指令。 操作码6位，系统中可以包含64种不同的指令。 源、目的操作数只能采用寄存器寻址方式。 源寄存器目标寄存器 OP 3 07 49 815 10 2015年3月25日星期三41 4、指令格式结构如下所示，试分析指令格式 与寻址方式特点。 双字长双地址码的RS型指令。 操作码6位，系统中可以包含64种不同的指令。 源操作数只能使用寄存器寻址方式； 目的操作数只能使用变址寻址方式； 其中，变址寄存器可使用16个通用寄存器之一； 偏移量为16位。 变址寄存器源寄存器 OP 3 07 49 815 10 偏移量（16位） 2015年3月25日星期三42 6、一种单地址指令格式如下所示，R变址寄存器，R1 基址寄存器，PC程序计数器，填写下列寻址方式。 E=(R 1 )+D) 111基址间接寻址 E=(D)001间接寻址 E=(R 1 )+D 110基址寻址 E=(R)+D100变址寻址 E=(PC)+D010相对寻址 E=D000直接寻址 有效地址EXI 寻址方式 形式地址D寻址模式X间接特征I操作码OP 2015年3月25日星期三43 7、某计算机字长为16位，主存容量为64K字，采用 单字长单地址指令，共有40条指令，试采用直接、 立即、变址、相对四种寻址方式设计指令格式。 null40条指令 null指令操作码需6位，2 6 =64，其中24种编码未用； null4种寻址方式 null寻址特征需2位； null单字长单地址指令 null剩余8位作为形式地址； null设计方案： null方案1：专用变址寄存器； null方案2：通用寄存器作为变址寄存器； E=(PC)+D E=(R)+D D=Imm E=D 有效地址E 11相对寻址方式 10变址寻址方式 01立即寻址方式 00直接寻址方式 寻址特征X寻址方式 2015年3月25日星期三44 方案1：专用变址寄存器 null各操作数的寻址范围： null立即数寻址方式 指令中的立即数不能超过8位； null直接寻址方式 直接地址为8位，可直接寻址范围为2 8 个单元； null变址寻址方式 E=（R）+D，其中变址寄存器R为16位； 由于主存容量64K字，可直接寻址整个主存空间； null相对寻址方式 E=（PC）+D，可直接寻址整个主存空间； 8位 形式地址 2位 寻址特征 6位 OP 2015年3月25日星期三45 方案2：通用寄存器作为变址寄存器 null各操作数的寻址范围： null立即数寻址方式 指令中的立即数不能超过4位； null直接寻址方式 直接地址为4位，可直接寻址范围为2 4 个单元； null变址寻址方式 E=（R）+D，其中变址寄存器R为16位； 由于主存容量64K字，可直接寻址整个主存空间； null相对寻址方式 E=（PC）+D，可直接寻址整个主存空间； 4位 形式地址 4位 寄存器 2位 寻址特征 6位 OP 2015年3月25日星期三46 9、某机字长为32位，CPU中有16个32位通用寄存器，设计一 种能容纳64种操作的指令系统，如果采用通用寄存器作为 基址寄存器，则RS型指令的最大存储空间是多少？ null指令格式 null64种操作 操作码占6位； null16个通用寄存器一个操作数和基址寄存器各占4位； null单字长指令 形式地址占32 6 4 4 = 18位； null操作数S的地址E （R1）D，其中R1为32位的； null若系统的地址总线32位，则可寻址整个主存； null若系统的地址总线32位，则可寻址的最大存储空间为 2 32 +2 18 形式地址D基址寄存器R1操作数R操作码OP 6位4位4位 18位 2015年3月25日星期三47 12、根据操作数所在的位置，指出其寻址方式。 1.操作数在寄存器中，为 寻址方式； 2.操作地址在寄存器，为 寻址方式； 3.操作数在指令中，为 寻址方式； 4.操作数地址（主存）在指令中，为 方 式； 5.操作数的地址为某一寄存器内容与位移量之和， 可以是 寻址方式； 寄存器 寄存器间接 立即数 直接寻址 相对，基址，变址 第5章 中央处理机 2015年3月25日星期三49 2、参见图5.15的数据通路，画出存数指令STO R1，（R2） 的指令周期流程图，其含义是将寄存器R1的内容传送至 （R2）为地址的数存单元中。 指令 地址 指令 数据单元 数据 地址 数据 2015年3月25日星期三50 存数指令STO R1，（R2） (PC)AR (M)DR (DR)IR 译码 (R2)AR (R1)DR DRMM 取指周期执行周期 PC 0 G AR i R/W=1 DR 0 G IR i R2 0 G AR i R1 0 G DR i R/W=0 2015年3月25日星期三51 3、参见图5.15的数据通路，画出取数指令LAD (R3)， R0的指令周期流程图，其含义是将(R3)为地址数存 单元的内容取至寄存器R0中。 指令 地址 指令 数据 数据 地址 2015年3月25日星期三52 取数指令LAD (R3)，R0的指令周期 (PC)AR (M)DR (DR)IR 译码 (R3)AR MMDR DRR0 取指周期执行周期 PC 0 G AR i R/W=1 DR 0 G IR i R3 0 G AR i DR 0 G R0 i R/W=1 2015年3月25日星期三53 6、假设某机器有80条指令，平均每条指令有4条微 指令组成，其中有一条取值微指令是所有指令公 用的，已知微指令长度为32位，请估算控制存储 器容量。 null微指令的数目为803+1=241条； null微指令字长为32/8=4字节； null故，控制存储器的容量为 2414=964字节 null该容量为控制存储器的最小容量。 2015年3月25日星期三54 8、某机有8条指令I1I8，每条 微指令所包含的微命令控制 信号如下表所示。aj分别 对应10种不同性质的微命令 信号。假设一条微指令的控 制字段仅为8位，请安排微指 令的控制字段格式。 null微命令数目操作控制字段，则采 用混合表示法设计微指令； null从左表中选择互斥的微操作； nulla命令：与i互斥 nullb命令：与f、g、i、j互斥 nullc命令：与f、j互斥 nulld命令：与i、j互斥 nulle命令：与f、h、j互斥 nullf命令：与b、c、e、h、i、j互斥 nullg命令：与b、h、j互斥 nullh命令：与e、f、g、i互斥 nulli命令：与a、b、d、f、h、j互斥 nullj命令：与b、c、d、e、f、g、i互斥 null互斥信号组 nulle、f、h和b、i、j nulle、f、h和d、i、j nulle、f、h和b、g、j nulli、f、h和b、g、j I8 I7 I6 I5 I4 I3 I2 I1 jihgfedcba 微指 令 2015年3月25日星期三55 8、某机有8条指令I1I8，每条微指令所包含的微命令控制信号 如下表所示。aj分别对应10种不同性质的微命令信号。假 设一条微指令的控制字段仅为8位，请安排微指令的控制字 段格式。 null解法1： null将 （d, i, j）和（e, f, h）分别组成两 个小组，进行译码，可得六个微命令 信号，剩下的a, b, c, g四个微命令信 号可进行直接控制，其整个控制字段 组成如右图所示： null解法2： null将 （b, i, j）和（e, f, h）分别组成两 个小组，进行译码，可得六个微命令 信号，剩下的a, b, c, g四个微命令信 号可进行直接控制，其整个控制字段 组成如右图所示： a b c g 01d 01e 10 i 10 f 11 j 11 h * * * * * * * * 注意：00表示两位 均不产生控制信号 2015年3月25日星期三56 12、今有4级流水线，分别完成取指、指令译码并取数、 运算、送结果四步操作。假设完成各步操作的时间 依次为100ns、100ns、80ns、50ns。请问： 流水线的操作周期应设计为多少？ null流水线的操作周期应按各步操作的最大时间来考虑，即流 水线时钟周期性 ，故取100ns。 若相邻两条指令发生数据相关，硬件上不采取措施，那么第2 条指令要推迟多少时间进行？ null遇到数据相关时，就推迟第2条指令的执行； null要推迟到所需读取的数据已产生为止，因此至少需要延迟 2个时钟周期。 如果再硬件设计上加以改进，至少需推迟多少时间？ null如采用专用通路技术，应保证取数之前结果已计算出来； null因此，至少需要延迟1个时钟周期。 流水时空图 2015年3月25日星期三57 流水时空图 取指 译码并 取数 运算 送结果 取指 译码并 取数 运算 送结果 取指 译码并 取数 运算 送结果 取指 译码并 取数 运算 送结果 可能出现的 数据相关 2015年3月25日星期三58 13、指令流水线有取指（IF）、译码（ID）、执行 （EX）、访存（MEM）、写回寄存器堆（WB） 五个过程段，共有20条指令连续输入此流水线。 画出流水处理的时空图，假设时钟周期为100ns。 2015年3月25日星期三59 13、指令流水线有取指（IF）、译码（ID）、执行 （EX）、访存（MEM）、写回寄存器堆（WB） 五个过程段，共有20条指令连续输入此流水线。 求流水线的实际吞吐量（单位时间内执行完毕的指令条数）。 求流水线的加速比。 条/秒10*8.33 10*100*1)20(5 20 1)n(K n H 6 9 null null null null null null 4.17 1520 5*20 1)n(K nK Tp Ts S null null null null nullnull 2015年3月25日星期三60 16、判断以下三组指令中各存在哪种类型的数据相关？ I1 LDA R1 , A ;M(A)R1 I2 ADD R2 , R1 ;(R2)+(R1)R2 I3 ADD R3 , R4 ;(R3)+(R4)R3 I4 MUL R4 , R5 ;(R4) (R5) R4 I5 LDA R6 , B ;M(B)R6 I6 MUL R6 , R7 ;(R6) (R7) R6 写后读相关 读后写相关 写后写相关 第8章 输入输出系统 2015年3月25日星期三62 1、如果认为CPU等待设备的状态信号是处于非工作状态（即踏 步等待），那么在下面几种主机与设备之间的数据传送中， （ ）主机与设备是串行工作的；（ ）主机与设备是并 行工作的；（ ）主机程序与设备是并行运行的。 A、程序查询方式 B、程序中断方式 C、DMA方式 2、中断向量的地址是（ ）。 A、子程序入口地址 B、中断服务程序入口地址 C、中断服务程序入口地址指示器 D、例行程序入口地址 4、采用DMA方式传送数据时，每传送一个数据就要占用一个 （ ）的时间。 A、指令周期 B、机器周期 C、存储周期 D、总线周期 A C B B C 2015年3月25日星期三63 （1）将表中各级中断处理程序的各中断屏蔽值如何设置？ 每级对应一位，该位为0表示允许中断，为1表示中断屏蔽 8、设某机器有5级中断：L0，L1，L2，L3，L4，其中断响 应优先次序为：L0最高，L1次之，L4最低，现在要求将中 断处理次序改为L1L3L0L4L2，试问： 2015年3月25日星期三64 null按优先次序先调用L0，L0屏蔽了 本级和低级中断请求，而L1的中 断请求未屏蔽，则L1发生中断嵌 套响应； nullL1中断时，不允许任何中断，服 务完毕后，退回到L0的中断服务 程序，这时，允许L3的中断嵌套 响应； nullL3服务完毕后，返回L0中断服务 程序； nullL0服务完毕后，按照顺序应处理 L2，L2开放了更高级中断L4，因 此响应了L4，L4响应完成后再继 续执行L2级中断服务程序。 (2) 若这5级中断同时发出中 断请求，按更改后的次 序画出进入各级中断处 理程序的过程示意图。 ( L1L3L0L4L2) 2015年3月25日星期三65 12、下列陈述中正确的是（ ） A、在DMA周期内，CPU不能执行程序 B、中断发生时，CPU首先执行入栈指令将程序计数器内 容保护起来 C、DMA传送方式中，DMA控制器每传送一个数据就窃取 一个指令周期 D、输入输出操作的最终目的是要实现CPU与外设之间的 数据传输 14、IEEE1394是（ ）I/O标准接口，与SCSI（ ） I/O标 准接口相比，它具有更高的（ ），更强的（ ）， 体积（ ），连接方便。 A、并行 B、串行 C、数据传输速率 D、数据传输实时性 E、小 D D B C A E 2015年3月25日星期三66 14、Pentium系统有两类中断源： 由CPU外部的硬件信号引发的称为_，它分为 _和_； 由指令引发的称为_，其中一种是_， 另一种是_。 15、SCSI是系统级（ ），是处于主适配器和智能设备控制器 之间的（ ）IO接口。SCSI-3标准允许SCSI总线上连接的 设备由（ ）个提高到（ ）个，可支持（ ）位数据 传输。 A. 并行 B. 接口 C. 16 D. 8 E. 16 B A D C E 外部中断 可屏蔽中断 非屏蔽中断 异常中断 执行异常 指令中断 2015年3月25日星期三67 null通道方式 null利用通道来管理外设的工作，可以实现对外设的统一管理 和外设与内存之间的数据传送，减轻了CPU的负担，大大 提高了CPU的工作效率。 nullDMA方式 null需要硬件DMAC的控制管理主存与高速外设之间大批数据 交换； null数据传送速度很高，传送速率仅受到内存访问时间的限制。 null中断方式 null一般适用于随机出现的慢速外设的数据传送服务； null一旦提出请求应立即进行，节省了CPU的时间开销，但硬 件结构稍复杂一些。 16、比较通道、DMA、中断三种基本I/O方式的异同点。
展开阅读全文