资源描述
计算机组成原理期末复习指导期末考试题型举例题型包括选择题（单选）、判断题、简答题和计算题。下面给每种题型列举1-2道样题，以及相应的参考答案及评分标准。1选择题（每小题3分，共36分）（1）在定点二进制运算器中，加法运算一般通过来实现。A原码运算的二进制加法器B反码运算的二进制加法器C补码运算的十进制加法器D补码运算的二进制加法器答案：D（2）变址寻址方式中，操作数的有效地址等于加形式地址。A基址寄存器内容B堆栈指示器内容C变址寄存器内容D程序计数器内容答案：C（3）将RAM芯片的数据线、地址线和读写控制线分别接在一起，而将片选信号线单独连接，其目的是。A增加存储器字长B增加存储单元数量C提高存储器速度D降低存储器的平均价格答案：B2判断题（每小题3分，共15分）（1）输入输出指令的功能是进行CPU和I/O设备之间的数据传送。（）答案：（2）半导体ROM信息可读可写，且断电后仍能保持记忆。（）答案：（3）在采用DMA方式传输数据时，数据传送是在DMA控制器本身发出的控制信号控制下完成的。答案：3简答题（每小题7-8分，共29分）（1）简述计算机运算器部件的主要功能。答：主要功能包括（1）由其内部的算术与逻辑运算部件ALU完成对数据的算术和逻辑运算；（2）由其内部的一组寄存器承担对将参加运算的数据和中间结果的暂存；（3）作为处理机内部的数据传送通路。（2）确定一台计算机的指令系统并评价其优劣，通常应从哪几个方面考虑？答：主要从以下四个方面进行考虑：a指令系统的完备性，以常用指令齐全、编程方便为优；b指令系统的高效性，以程序占内存空间少、运行速度快为优；c指令系统的规整性，以指令和数据使用规则统一简单、易学易记为优；d指令系统的兼容性，以同一系列的低档机的程序能在新的高档机上直接运行为优。（3）相对主存来说，高速缓冲存储器CACHE具有什么特点？它在计算机系统中是如何发挥它的作用的？答：CACHE具有容量很小但读写速度非常快的特点。由于少量的一些数据和指令是CPU重复用到的，若将它们从主存复制到CACHE中，CPU就不必在下次使用这些信息时访问慢速的主存，而是从快速CACHE中直接得到。所以，CACHE起到了缓解主存速度跟不上CPU读写速度要求的矛盾，提高了CPU的运行效率。4计算题（每小题10分，共20分）1将十进制数（0.71）10变换成BCD码、二进制数和16进制数，将（1AB）16变换成二进制数和十进制数。二进制需要小数点后保留8位。答案：（0.71）10（0.01110001）BCD（0.10110101）2（0.B5）16（1AB）16（000110101011）2（427）10注：以上括弧外的数字均是下角标。2已知X0.1101，Y0.0001，分别计算X和Y的原码、补码、X和Y的补码、XY的补码、YX的补码。答案：X原（1.1101）、X补（1.0011）、X补（0.1101）Y原（0.0001）、Y补（0.0001）、Y补（1.1111）XY补（1.0100）YX补（0.1110）注：以上括弧外的原、补二字均是下角标。张晓红：回复：期末考试题型举例谢谢提供形考作业指导1计算题：1将十六进制数据14.4CH表示成二进制数，然后表示成八进制数和十进制数。说明：十进制数（Decimal number）用后缀D表示或无后缀二进制数（Binary number）用后缀B表示八进制数（Octal number）用后缀Q表示十六进制数（Hexadecimal number）用后缀H表示 14.4CH=(14.4C)16 2对下列十进制数表示成8位（含一位符号位）二进制数原码和补码编码。（1）17；（2）-17提示：(17)10=(10001)2 8位二进制数原码：(0 0010001)原 8位二进制数补码：(0 0010001)补 若完成有困难，建议阅读教材第20页3写出X10111101，Y00101011的双符号位原码、反码、补码表示，并用双符号补码计算两个数的差。提示：阅读教材第38页 ，注意：双符号位、模4、判别溢出等概念形考作业指导2选择题： 加法器采用并行进位的目的是_。A提高加法器的速度B快速传递进位信号C优化加法器结构 D增强加法器功能 提示： 二进制并行加法器是一种能并行产生两个二进制数算术和的组合逻辑部件按其进位方式的不同，可分为串行进位二进制并行加法器和并行（超前、先行）进位二进制并行加法器两种类型为了提高加法器的运算速度，必须设法减小或去除由于进位信号逐级传送所花的时间，使各位的进位直接由加数和被加数来决定，不需依赖低位进位，而是由逻辑电路根据输入信号同时形成各位向高位的进位代价：增加一些处理进位信号的逻辑器件位数再多些的话，还可采用分层 分组的并行进位方式 简答题：假定 X = 0.0110011*211（11是指数）， Y = 0.1101101*2-10（10是指数） （此处的数均为二进制），在不使用隐藏位的情况下，回答下列问题：（1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出该浮点数能表示的绝对值最大、最小的（正数和负数）数值；提示：教材第27页，第2章的内容 本题4位的移码是23+ X，其表示范围 -23X 23（注：3是2的指数）。所以该浮点数的阶码的几个典型值： X= (7)10= ( 111)2， X移=1 111；X=(+1)10= ( 001)2， X移=1 001；X=(+0)10= ( 000)2， X移=1 000；X=(-0)10= -( 000)2，X移=1 000；X=(-1)10= -( 001)2，X移=0 111；X=(-8)10= -(1000)2，X移=0 000 注意：浮点数还有许多约定和标准，本题若改阶码和尾数用补码表示，规格化，IEEE754标准，结果是不一样的形考作业指导3选择题： 在设计指令操作码时要做到_（可多选）。A能区别一套指令系统中的所有指令B能表明操作数的地址C长度随意确定D长度适当规范统一提示： 操作码用于指明本条指令的功能。在一套指令系统中必须具有唯一性 操作数的地址是指令中独立于操作码外另外的部分教材第67页： “指令字的长度，多数情况下就确定为计算机的字长，即一条指令占用计算机的一个字，由几个字节组成，例如2、4、6、8个字节，但并不一定要求所有的指令的字长都相同，例如，一个计算机字中，可以存放几条很短的指令，长的指令也可能占用多个计算机字，目的在于提高资源利用率。” 组织方案：定长、变长两种 判断题：计算机的指令越多，功能越强越好。提示：教材第75页，指令系统问题RISC和CISC的对比P = I CPI TP 表示执行一段程序所用的时间I 表示该程序中包含的指令的总条数CPI 为执行一条指令所需要的机器周期数T 为每个机器周期长度请对照完成作业。形考作业指导4判断题：程序计数器PC主要用于解决指令的执行次序问题。提示：阅读教材第91、92页，控制器的功能和组成要求对控制器的4个子部件很熟悉 （1）程序计数器（PC）：存放下一条指令的地址（2）指令寄存器（IR）：接收并保存从内存中读来的指令内容（3）指令执行步骤的标记线路：标记每条指令的各个执行步骤的相对次序关系（4）全部控制信号的产生部件：形成并提供当前执行步骤各部件要用到的控制信号 这一章类似这些概念是必考的内容。形考作业指导5选择题： 某SRAM芯片容量为1K8位，除电源和接地端外，连同片选和读/写信号该芯片引出线的最少数目应为_。A23 B25 C50 D20 提示：阅读教材第118页，图6.5及相关文字说明 判断题：CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。 提示：阅读教材第115页，主存储器的技术指标。存储容量存储字数字长存取时间：从启动一次存储器操作到完成该操作所经历的时间存储周期：存储器进行一次完整地读写操作所需的全部时间，比存取时间大存储器带宽：单位时间可写入存储器或从存储器取出信息的最大数量简答题：什么是随机存取方式？哪些存储器采用随机存取方式？ 提示：按存取方式查阅存储器的分类顺序存取、串行存取：磁带机直接存取：磁盘机随机存取：随机地存取，CPU对任一个存储单元的存取时间相同，与位置无关。静态随机存储器（SRAM）动态随机存储器（DRAM）* 随机存储器（*RAM）每次存储器都占15分以上形考作业指导6判断题： DMA控制器通过中断向CPU发DMA请求信号。提示：教材第173、174页 DMA方式的基本概念和传送过程，图7.10 DMA预处理阶段：外设向DMA控制器发DMA请求，再由DMA控制器向CPU发总线请求。DMA后处理阶段：DMA控制器向CPU发中断请求。 简答题：CPU在每次执行中断服务程序前后应做哪些工作？提示：教材第172页，中断处理、中断返回CPU执行中断服务程序前： CPU响应中断之后， 在执行中断服务程序前，要进行： 关中断； 保存断点和被停下程序的现场信息； 判别中断源，转中断服务程序的入口地址； 开中断，以便响应更高级别的中断请求。CPU执行中断服务程序后： 关中断； 恢复现场信息和恢复断点； 开中断； 或响应更高级别的中断请求，或返回断点进入主程序。简答题：CPU在每次执行中断服务程序前后应做哪些工作？提示：教材第172页，中断处理、中断返回CPU执行中断服务程序前： CPU响应中断之后， 在执行中断服务程序前，要进行： 关中断； 保存断点和被停下程序的现场信息； 判别中断源，转中断服务程序的入口地址； 开中断，以便响应更高级别的中断请求。CPU执行中断服务程序后： 关中断； 恢复现场信息和恢复断点； 开中断； 或响应更高级别的中断请求，或返回断点进入主程序。常见问题解答1为了帮助大家复习，我汇总了一些常见的问题，供大家遇到问题时看看。1计算机组成原理有点难，应如何进行学习？本课程跟其他课程确定有点不同，它是本专业唯一一门计算机硬件类专业基础课，它的先修课是数字电子电路，同时还要学一点数制转换的概念，然后才是组成一个独立计算机系统的几大功能部件的原理介绍。可见，这门课的难度一是数学层面的，二是电学层面的，需要有一定的基础课的知识。咱们都是成年学生，可能有些基础知识很久没用忘得差不多了，没关系，边学边补吧。2什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 计算机系统：计算机硬件、软件和数据通信设备的物理或逻辑的综合体。计算机硬件：计算机的物理实体。计算机软件：计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。3计算机组成原理中，KB和K有什么区别？ 在日常生活中，我们所用的数大都是十进制。而计算机中的信息单位都是以二进制表示的，常用的信息单位有位和节。 位，也叫比特，记为bit或b,是计算机的最小单位，表示1个二进制数位。 字节，记为Byte或B，是计算机中信息的基本单位，表示8个二进制单位。 计算机中，将1024字节称为1K，1024字节称为1K字节，记为1KB； 将1024K称为1M，1024K字节称为1M字节，记为1MB（通常称为1兆）； 1024M称为1G字节，记为1G字节，记为1GB。 4字和字节有什么关系啊？假如有24根地址线每根线的作用是什么啊？在计算机中，一串数码是作为一个整体来处理或运算的，称为一个计算机字，简称字。字通常分为若干个字节(每个字节一般是8位)。在存储器中，通常每个单元存储一个字，因此每个字都是可以寻址的。字节是用于计量存储容量和传输容量的一种计量单位，1个字节等于8位二进制数。每根地址线代表了0和1两个地址，24根地址线，可以表示2的24次方个地址。常见问题解答21机器数中的原码、补码、移码和反码，怎样才能区别它们？谢谢。简单说，原码肯定是最接近真值的表示形式；反码在数值为正时与原码相同，负数时各位数值都求反，0代表1，1代表0；补码在数值为正数时与原码一样，负数时在原码基础上求反末位加一。具体请看教材22页。2什么是浮点数？ 浮点数是相对于定点数的，浮点数是小数点在各个数值位之间可以移动的一种数的表示形式，它可以有整数和小数两部分内容。3浮点运算器的组成比定点运算器组成更复杂,主要表现在哪些方面吗?浮点运算器由处理阶码（整数）的运算线路，和处理尾数（定点小数）的运算线路两部分组成，而且浮点数运算步骤更多，涉及到的数据移位操作（对阶、规格化）更复杂。常见问题解答3在运算器部件中,为什么要设置多个累加器?累加器的数目多少对计算机的性能有什么影响吗?在运算器部件中设置多个累加器就可以暂存更多的数据，有利于在数据计算过程中减少访问速度慢得多的内存储器的次数，可以提高系统的整体性能。常见问题解答41一条指令通常由哪两个部分组成?指令的操作码一般有哪几种组织方式,各自应用在什么场合,各自的优缺点是什么?一条指令通常由指令操作码和操作数地址两个部分组成，操作码通常有固定长度和可变长度两种主要的组织方式，前者更常用，格式规整，指令译码速度更快，后者主要用在指令字长比较短的计算机系统中，不得不把指令中的一些位区分不同指令分别用作指令的操作码或操作数地址，不利于快速指令译码和识别。2相对CISC指令系统，RISC指令系统有哪些优点？RISC系统的指令格式规范且种类少，使用的寻址方式简单，指令条数少，指令完成的操作功能简单。3按照操作数的个数不同，把指令分成哪几种？按照操作数的个数不同，指令分为下面四种：（1）无操作数指令；（2）单操作数指令；（3）双操作数指令；（4）多操作数指令4什么是指令字长、存储字长和机器字长？指令字长是机器指令包含的二进制代码的位数，存储字长存储单元中二进制数的位数，机器字长是运算器一次运算的二进制数的位数。5简单说明一个指令周期中读取指令、指令译码、ALU执行、读写内存或接口、数据写回5个执行步骤的含义。（1）“读取指令”是每一条指令都必须执行的，所完成的功能对所有指令都相同；（2）“指令译码”完成的功能对多数的指令是类似的，例如判断指令类型、读寄存器组等；（3）“ALU执行”所完成的是数据或地址计算功能，对不同指令会有所区别；（4）“读写内存或接口”只被用于读写内存或者读写接口的指令；（5）“数据写回”将ALU的计算结果（或从内存、接口读来的数据）写入寄存器组。常见问题解答51什么是多指令发射技术？有什么特点？请阅读教材108页，最后那段有你要的答案。超标量处理机：在一个时钟周期同时发射多条指令；超流水线处理机：在一个时钟周期分期发射多条指令；超标量超流水线：集中超标量和超流水线两个特点。2在微程序的控制器组成中，为什么总要设置微指令寄存器部件呢？微指令寄存器是控制器的一个很重要的部件，在内存或控制寄存器中保存微程序，微指令寄存器则用来保存将要执行的一条微指令，这有利于提高微程序的执行速度。3什么是双核技术？现在逐渐热起来的“双核”概念，主要是指基于X86开放架构的双核技术。在这方面，起领导地位的厂商主要有AMD和Intel两家。其中，两家的思路又有不同。AMD从一开始设计时就考虑到了对多核心的支持。所有组件都直接连接到CPU，消除系统架构方面的挑战和瓶颈。两个处理器核心直接连接到同一个内核上，核心之间以芯片速度通信，进一步降低了处理器之间的延迟。而Intel采用多个核心共享前端总线的方式。专家认为，AMD的架构对于更容易实现双核以至多核，Intel的架构会遇到多个内核争用总线资源的瓶颈问题。常见问题解答61在计算机中，为什么要采用多级结构的存储器系统？采用多级结构的存储器系统的性能价格比最高。2衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么，指出影响这一指标的至少3个因素。衡量CACHE性能最重要的指标是它的命中率，即在原本需要到内存取数据的总的操作次数中，有多少次是在CACHE中得到相应数据，二者之比即为命中率。影响命中率的因素较多，例如，CACHE的容量，大一些好；CACHE的映象方式，CACHE与主存每次交换信息的单位量要适中。（也可以答另外几个因素）3使用多体结构的主存储器的目的是什么？什么是低位地址交叉，其优点何在？使用多体结构的主存储器，是为了使用可以独立读写的多个存储器，以提高对它们并行读写，快速得到多个数据的能力，缓解单个主存储器读写速度慢的矛盾。在多体结构的主存储器中，通常多选用把相邻的存储字存放在不同的存储体中，这被称为低位地址交叉的组织形式，它更符合程序运行的局部性原理，有利于同时（或时间上有覆盖）地读写地址相邻的几个存储字。4高速缓存与主存在读写原理方面有何区别？高速缓冲存储器的运行原理，与主存储器的运行原理是有很大区别的。主存储器运行原理，是建立在每个主存地址对应主存的一个存储单元这一关系之上的。在计算机程序中，要使用主存某单元中的数据，必须在指令中给出该单元的地址。读操作时，给出这一地址后，通过译码电路，就选中主存中欲读的一个存储单元，执行读操作，读出的信息就是需要的数据。高速缓冲存储器的运行原理则完全不同，由于其存储容量很小，无法通过对原本用于读主存的地址直接进行译码来选择一个CACHE单元，而是通过映象的方法来找到所要的单元，这样CACHE的每个存储单元由3部分内容组成。第一部分内容，是CACHE的数据字段，保存从主存某一单元复制过来的数据内容。第二部分内容，是CACHE的标志字段，保存相应主存单元的地址信息，用它指明该CACHE单元的数据字段部分保存的数据是从哪一个主存单元复制过来的。第三部分内容，是CACHE单元的有效位字段，规定其值为1，表示该CACHE单元中的标志字段、数据字段的内容是有效的，为0，则说明该CACHE单元在此之前尚未使用，其标志字段、数据字段的内容是无效的。5什么是虚拟存储器？它能解决什么问题？ 虚拟存储器是除了高速缓存和主存外在硬盘上实现内存功能的特殊存储器，目的是为了解决主存容量小，存不下更大程序与更多数据的难题常见问题解答71在统一编址方式下,存储单元和I/O设备是靠什么区分的呢?指令和不同的地址2为读写输入输出设备,通常有哪几种常用的方式用以指定被读写设备?有IO地址方式和地址映射（MAP）方式两种，前者使用专门的输入输出指令，并在指令字中用较少的位数给出IO端口号地址来指定设备；后者不设置专门的输入输出指令，使用与访问内存类似的指令读写设备，它需要把内存最高端的少量空间空置不用，将其当作输入输出设备的地址，以表示不同的设备。3CUP中断响应是怎么发送请求、收接请求并处理？ 中断分为内中断和外中断，中断源提供中断请求信号，中断处理器在可以响应中断的条件下，当一条指令结束的时候，检查正在请求中断的优先级，若高于正在处理的任务，则可以向CPU发出中断请求。响应后就进入中断处理过程。4在程序查询流程中，当I/O设备较多时，CPU需按各个I/O设备在系统中的优先级别进行查询，一般需要执行哪些步骤?程序查询方式下，访问那个设备是在程序中写定的，若轮流访问多个设备，都得写在程序中，由程序中的指令次序决定，而不是由CPU自动查找。常见问题解答8什么是计算机系统结构？系统结构课程是本课程的后续课程，本课程通常只有单台计算机硬件的系统知识，而系统结构课程则是专门研究多台电脑并行处理数据提高运算能力的可行性的。
展开阅读全文