全国大学生电子设计竞赛e题

-摘要据题目要求，我们设计了以锁相环为根底的高速频谱分析仪。该频谱分析仪能够对高频信号进展有效的频谱特性分析，有高速测量、输入带宽高、转化低频段测量等优点。分析仪其由鉴相器、DDS模块、高速分频器、环路滤波器、压控振荡器、高速低幅混频器和低通滤波器以及一块自带DSP库可用快速傅里叶变换的stm32f407最小系统版。其中为了符合题目要求，用压控振荡器为核心，采用分频器预分频并且和以DDS为核心的外部振荡源进展比较鉴相，并且通过低通滤波反响给压控振荡器，构成闭环回路。此回路的输出既为要求的本振源，并且和被测信号进展混频，此后通过滤波，被单片机采样。并且利用单片机内部的DSP模块进展快速的傅里叶变换，从而得到被测信号的局部频谱特性。再尔让DDS扫频输出，从而得到大量数据，构成完整的80MHz到100MHz的完整频谱特性曲线。此后，将数据转化，在TFT屏上进展显示。就此，扫尾完成。关键词:高频；闭环控制；锁相稳频；快速傅里叶变换. z.-80MHz100MHz频谱分析仪E题【本科组】1.系统方案本频谱fen*iyi 系统主要由鉴相器模块、分频器模块、回路滤波模块、可控振荡源模块、混频器模块、有源低通滤波模块组成，下面分别论证这几个模块的选择。1.1鉴相器模块的论证与选择方案一：BH141射频器数控调频发射器可在80.0 MHZ至109.9MHZ*围内任意设置发射频率，可预置13个频道，发射频率调整最小值为0.1MHZ，具有单声道/立体声控制。但是由于步进并不是稳定的100khz，需要有相应的晶振或者外部振荡源作为参考源。所以暂搁此方案。方案二：MC145152鉴相器。MC1451522 芯片是摩托罗拉公司生产的锁相环频率合成器专用芯片.内部自带双模分频器，可对参考源分频。并且也可对输入信号进展3到1023倍的分频。它有两路鉴相信号输出，其中，R、V 用来输出鉴相误差信号，LD用来输出相位锁定信号。所以可方便的对相位锁定过程进展观察。综合以上二种方案，选择方案二.1.2分频器模块方案一：采用MC12017MC12017是一款双分频选项的高速分频器，具有32和33两种分频模式。并且输出为偏置电压，可完美符合后置电路。方案二：采用74hc404614位二进制异步计数器74HC4060，最高可至95M.但个题目要求不符，所以舍弃。综合以上三种方案，选择方案一。1.3回路滤波模块方案一：有源比例积分滤波。在高频时有一定的增益，这对PLL捕捉有利，并且引入了一个零点，增加了环路稳定性。但是设计有难度，设计自动控制原理迟滞特性。方案二：三阶无源环路滤波器此方案简单，而且能够满足vco所需的最低电压要求，并且阶数较高，可显著降低基准频率带来的纹波。应选择方案二。1.4、可控振荡源模块方案一：采用MC1648MC1648 具有功耗低，输出频率大，外部电路简单等特点。方案二：采用别离元件搭建可以很好的满足题目的要求，但是线路复杂，所以不考虑。根据现有电路和材料及性能综合考虑，采用方案一。1.5混频器模块方案一：ne602 Ne602内含双平衡振荡器DBM、振荡器和稳压器。可作为乘法器。但是无法熟练使用，故放弃。方案二：AD831具有500MhzRF和LO输入带宽，并且以250Mhz的差分IF输出的地是真混频器。使用了单电源供电，并且有成熟的使用原理图。综合考虑采用方案一。1.6有源低通滤波模块方案：采用二阶低通滤波巴特斯沃滤波电路在小于截至频率c 的*围内，具有最平幅度的响应，而在w 大于wc 后，幅频响应迅速下降。所以可以很好的符合题目的要求2系统理论分析与计算2.1鉴相器的局部系数的计算鉴相器内部系数计算如下：总分频系数Nt=N*32+A，现取N=64，A=0；Nt=2048又对R2=010,所以对DDS输入波形分频为128倍。所以Fout=Nt*F(dds)/128;例如，DDS输入波形为1MHz，则输出经过锁定后应该有16MHz2.2回路滤波器的计算图1环路滤波器x0=c2R1x1=c1c2c3R1R2x2=c1c2R1+c1c3R2+c2c3R1+c2c3R2x3=c1+c2+c3KFs=1+sx0s3x1+s2x2+sx3x3jw=1+sx0jw3x1+jw2x2+jwx3所以这里选用400MHz作为输出频率*围，鉴相器分辨率为6.25kHz，压控灵敏度Kv=15MHz/v，参考振荡器频率为12.8Mhz。故参数的选择如下。C1=33.5nF,R1=3.61K,C2=456nF,R2=7.99K;C3=15.3nF2.3可控振荡源的计算2.4有源低通滤波器的计算，图2有源低通滤波器方案图所以选择C1=10Pf；切以2Mhz为中心频率，500Khz为带宽，然后设计其余参数，所以可得知：R2=R1=2.6K,R3=1.08，C1=10pF,C2=26.7pF;3电路与程序设计3.1电路的设计系统总体框图压控振荡器分频器鉴相器DDS混频器信号源低通滤波单片机信号采集和显示波形显示图3系统总体框图本振源子系统自系统框图和电路原理图1、本振源子系统框图压控振荡器MC1648分频器MC12017鉴相器MC145152DDS9850三阶无源低通滤波锁定显示图4本振源子系统框图图5本振源子系统电路混频滤波子系统框图和电路原理图1、混频滤波子系统框图AD831混频模块 二阶无源滤波波形测量频率显示模块图6混频滤波子系统框图2、混频滤波子系统原理图图7AD835混频模块原理图图8低通滤波模块原理图电源电源由变压局部、滤波局部、稳压局部组成。为整个系统提供5V或者12V电压，确保电路的正常稳定工作。这局部电路比较简单，都采用三端稳压管实现，故不作详述。3.2程序的设计程序功能描述与设计思路1、程序功能描述软件局部通过stm32f103控制AD9850DDS模块，然后通过改变参考振荡元改变锁相环的输出频率。之后再通过串口模块把DDS频率信息传输给stm32f429，此后stm32f429对波形进展AD采集，再通过FFT变换得到被测波形的频谱特性数据。快速傅里叶变换为基4的1024个数据点处理模式。在采样率2MHz的频率下可以做到1Mhz的被测信号频谱采集速率。从而在二十个扫描周期中最终测量得到被测信号的完整频谱特性。图9快速傅里叶变换后特性曲线程序流程图1、主程序流程图程序启动按键检测是否进入DDS频率输出Stm32f103将数据传输给stm32f429Stm32f429进展FFT数据采集，并且Stmf429进展特性显示图10主程序流程图4测试方案与测试结果4.1测试方案对电路模块测试之前，先确保供电和全部连线的正确无误。然后按照要求以沿信号链的方式对模块进展逐个测量，并且将数据记录成表，进展分析。此后再按照题目要求进展微小调节，直到符合要求。4.2 测试条件与仪器测试条件：按照信号链，重复检查，仿真电路和硬件电路必须与系统原理图完全一样测试仪器：高精度数字毫伏表，数字万有表，直流电源，泰克DP04034B混合信号示波器，乐达LPS305D直流电源供应器30V,5A,惠普HPS648高频函数信号发生器。4.3 测试结果及分析测试结果(数据)1.DDS输出频率和MC1648输出波形频率 (单位/MHz)DDS输出频率MC1648输出波形DDS输出频率MC1648输出波形3.390.675.594.493.692.375.999.243.892.646.5103.74.395.116.6103.74.797.336.81095.197.816.9110测试分析与结论根据上述测试数据，结合题目具体要求，得出以下结论：1、 本作品可以通过DDS控制到达对于本振源预设的90MHz110MHz控制，但是幅值变化不综上所述，本设计到达设计要求。但是由于频率变化不成线性，之后通过反复论证得出，该现象是因为无源环路滤波无法到达所能期望的VCO最高输出波形，所以会在到达最高幅值的时候出现增速衰减的情况。所以可以用有源滤波的方法则可解决该问题附录：PCB电路原理图参考文献：1 *征宇编著, ?电子设计竞赛指南?M. : *科学技术 2005年 72 日TI公司,. *仪器高性能模拟器件高校运用指南M. 20153 谭博学, 苗汇静. 集成电路原理及应用M.: 电子工业, 2011. z.