数电本科总复习2组合逻辑电路0527

4 组合逻辑电路1、FPGA是可编程逻辑器件。 （ ）2、PLA实现逻辑函数时，要求产生所有输入变量的最小项。（ X ）3、PAL器件仅对逻辑宏单元OLMC进行编程。（ X ）4、GAL是通用阵列逻辑器件，可以进行反复编程。（ ）5、用ROM实现组合逻辑时不对函数作任何简化。（ ）6、超前进位加法器比串行进位加法器慢。 （ X）7、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）8、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）9、半加器与全加器的主要区别是是否考虑来自低位的进位。（ ）10、(简答题)试说明组合逻辑电路和时序逻辑电路的特点。11、(简答题)试说明编码器和译码器的功能。12、优先编码器74LS148输入为，输出为、。当使能输入端，其余输入端为1时，应为_001_。13、数据选择器是一种 多 路输入, 单 路输出的逻辑部件。14、组合逻辑电路任意时刻的输出仅仅取决于A，与电路的B无关；而时序逻辑电路任意时刻的输出除与A有关外，还与B有关。则选项中的A是指 现态 ，B是指 原态 。15、利用共阴极接法组成的七段数码管显示数字5时，b,e段接 低 电平，a, c,d,f,g段接高电平。16、SSI是指_小规模集成电路_，MSI是指_总规模集成电路_。17、组合电路的输出只取决于 该时刻电路的输入状态 而与_电路的原始状态_无关。18、不仅考虑两个_加数_相加，而且还考虑来自_低位_相加的运算电路，称为全加器。19、译码器，输入的是_特定含义的二进制代码_输出的是_有效信号_。20、一个4选1的数据选择器，应具有_2_个地址输入端_4_个数据输入端。21、比较两个一位二进制数A和B,当A=B时输出F=1,则F的表达式是_A同或B_，当AB时输出Y=1,则Y的表达式是_A与B非_。22、数字电路包括 组合逻辑电路 和 时序逻辑电路 两大部分。23、 数据选择器是一种 多 路输入, 单 路输出的逻辑部件; 而数据分配器则是一种 单 路输入, 多 路输出的逻辑部件。24、PLD器件的基本结构包括 与阵列 和 或阵列 两部分。25、时序PLA由 与阵列 ， 或阵列 和 存储电路 三部分组成。26、GAL器件由 与门阵列 ， 或门阵列 和 输出逻辑宏单元OLMC 三个主要部分组成。27、二进制数10111111对应的八进制数为 277 ,十进制数为 191 。28、七段显示译码器74LS47有 7 个输出端,分别对应七段显示器 a,b,c,d,e,f,g 。29、 可用作多路数据分时传输的逻辑门是 三态 门。30、 驱动七段数码管的译码器（CC14547）有 7 个数据输出端。31、一个多位的串行进位加法器，最低位的进位输入端应 接低电平 。32、组合逻辑电路中的基本逻辑单元是 门电路 ，而时序逻辑电路中的基本逻辑单元是 触发器 。3333333、一个四位二进制译码器,它的输出端有( D )个. A. 1 B. 8 C. 10 D. 1634、以下各电路中属于组合逻辑电路有( AB ) A.编码器 B. 译码器 C.寄存器 D.计数器35、MSI是大规模集成电路。（ X ）36、 组合型的PLA( A )A. 与门阵列和或门阵列均可编程B. 与门阵列可编程, 或门阵列不可编程C. 与门阵列不可编程, 或门阵列可编程D、与门阵列和或门阵列均不可编程37、下面是组合逻辑电路的是( B ) A. 触发器 B. 加法器 C.寄存器 D. 计数器38、 一块数据选择器有三个地址输入端，它的数据输入端有（ C ） A.3个 B.6个 C.8个 D.1个39、 比较两个一位进制数A=A1和B=B1,当AB时,输出F为1,则F的表达式为( A )A. B. C. D. 40、 测得某逻辑门输入A,B和输出F的波形如图,则F(A,B)的表达式是( C )FBAA. F=AB B. F=A+B C. D. 41、全加器逻辑符号如图所示， 当“1”，“0”，“0”时，C i和Si 分 别为( C )。A.0 0B 1 1 C.0 1 D. 1 142、一个64选1的数据选择器有（A）个选择控制信号输入端。A6 B16 C32 D6443、数字系统与逻辑功能部件的主要区别是有没有（ B ）A.存储器 B.控制器 C.加法器 D.译码器44、下图所示是一个用四位加法器构成的代码变换电路，若输入信号E3,E2,E1,E0是余3BCD码，问：输出端S3S2S1S0是什么代码？S3 S2 S1 S0Co 四位加法器 CiA3 A2 A1 A0 B3 B2 B1 B0E3 E2 E1 E0“1”答:解题要点：输入信号E3,E2,E1,E0是余3BCD码，它与“1101”相加后得到输出S3S2S1S0。列真值表得：E3,E2E1,E0S3S2S1S000110000010000010101001001100011011101001000010110010110101001111011100011001001可见：这是一个将余3码转换为8421BCD码的电路。45、 设计一个检测信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成。正常时，只能一盏灯亮，否则电路出现故障，要求逻辑电路发出故障信号，以提醒维护人员前去修理。解题要点： 逻辑抽象 输入变量：R（红） Y（黄）G（绿） 1 - 亮 0 - 灭输出变量：Z（有无故障）1 有故障 0 无故障列真值表 R Y GZ0 0 010 0 100 1 000 1 111 0 001 0 111 1 011 1 11化简得： 画出电路图 4（2）、 参考设计步骤： 先逻辑假设，设变量A,B,C为输入变量，分别代表红、黄、绿三盏灯，A,B,C取值为1时代表灯亮，A,B,C取值为0时代表灯灭，变量F为输出变量，电路出现故障时F输出为1，否则为0。 列真值表或卡诺图。 BCA000111100111111然后写出表达式； 最后画出逻辑图CA2A1A0S1S2S3Y0Y774138Y1Y2Y3Y4Y5Y61AB&Y46、假如已知一个组合逻辑电路的输入A、B、C和输出L的波形如图所示，试写出输出的最简逻辑函数式。输入A输入 B输入C输出Lt 解：先根据波形图画出卡诺图或真值表 ABC000001111100011110L化简 47、试用3线8线译码器实现全加器。(15分)EN1 EN2A EN2B A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0表 译码器74138真值表解：全加器不仅有被加数A和加数B，还有低位来的进位CI作为输入；三个输入相加产生全加器两个输出，和S及向高位进位CO。先列出全加器真值表（4分）由全加器真值表得S和CO的最小项表达式 S（A,B,CI）= m1 + m2 + m4 + m7 CO（A,B,CI）= m3 + m5 + m6 + m7 。 两次取非,得 。画出电路 A2A1A0EN1EN2AEN2BY0Y774138Y1Y2Y3Y4Y5Y61ABCI&SCO48、用译码器实现函数用译码器实现函数。解：（1）根据逻辑函数选用译码器。由于函数Y中有A、B、C三个变量，故选用3线-8线译码器74LS138。其输出为低电平有效，故再选一个与非门。 （2）因为74LS138的输出表达式为： ，i=07（3）写出逻辑函数的最小项表达式： （4）将逻辑函数与74LS138的输出表达式进行比较，设A= A2、B= A1、C= A0，得： （5）所以，用一片74LS138再加一个与非门就可实现函数。其逻辑图如上图所示49、写出图中所示组合电路输出函数 F 的表达式，列出真值表，分析逻辑功能。50、设、为四选一数据选择器的地址码，为数据输入，为数据输出，则输出与和、之间的逻辑表达式为（ A ）。 A. B. C. D.51、8线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。A111 B.010 C.000 D.10152、下列消除竞争冒险的方法中错误的是（ D ）。A 修改逻辑设计 B 引入封锁脉冲C 加滤波电容 D 以上都不对53、当与非门输入信号的变化顺序有以下三种情况，当（ B ）时，将可能出现竞争冒险。 A.00011110 B00011011 C 0010110154、一个七段显示译码器驱动显示电路如下，若输入波形如图所示，试确定显示器所显示的数据应如何变化。英文教材数字电子技术习题选编清华大学电机系唐庆玉2002年9月16日BCD/7-seg4A22A381A1A0abcdefgabcdefgA3A0A2A1输出数据0 1 4 无定义 4 4 4 8 055、写出图的最简输出表达式, 并按图3 中输入的波形画出输出2的波形（9分） 解:（1）先写出输出表达式. （2）再画出电路图56、已知4选1数据选择器的功能如下表，试用其实现逻辑函数。（画出电路图）选择器功能表选择器功能表 地址输入使能输出A1 A0Y 10 0 00D0 0 10D1 1 00D2 1 10D3解：(1) 把所要实现的逻辑函数与数据选择器的输出作比较，令，且Y=Y，则有：D0=D3=1，D1=D2=0。(2) 画出逻辑图如下：D0D1D2D3D4D5D6D7A0A1A2STYMUXF10011001CBA57、右图为8选1数据选择器，写出输出F的表达式，化简F，说出电路功能，并用与非门画出电路。地址输入使能输出A1 A0Y 10 0 00D0 0 10D1 1 00D2 1 10D3&CBF&CB&解： 化简得： 电路的功能是： 同或门 用与非门实现：（如图） 58、请分析图(a)和图(b)CMOS和传输门组成的电路, 指出实现的功能。DSTGBVCCOUTZBA图（a）图（b）&1C1AENTGVCC解：a图为2选1电路。 b图为3态门电路。 59、某工厂三个车间各需电为1000kw, 由两台发电机组供电,一台X是1000kw ,另一台是2000kw, 三个车间经常不同时工作。现需设计一个自动控制电路,能自动完成下列配电任务:三个车间同时工作时,X.Y同时启动;二个车间工作, Y启动;一个车间工作,X启动。设三个车间用变量A.B.C 表示,工作为1, 不工作为0,两台发电机用变量X.Y 表示, 启动为1,不启动为0。 要求用线线译码器和门电路实现。译码器T3138 的真值表如表1 所示, 引脚图如图 所示。 表A2 A1 A0Y0Y1Y2Y3Y4Y5Y6Y70 0 0100000000 0 1010000000 1 0001000000 1 1000100001 0 0000010001 0 1000001001 1 0000000101 1 100000001控制端时，译码器工作，否则, 译码器被禁止。 GND 1 2 3 4 5 6 7 874LS13816 15 14 13 12 11 10 9解： 设三个车间用变量A.B.C 表示,工作为1, 不工作为0,两台发电机用变量X.Y 表示, 启动为1,不启动为0。列真值表 ABCXY0000000110010100110110010101011100111111输出表达式X=m1+m2+m4+m7Y=m3+m5+m6+m7 译码器画出电路 XCA2A1A0S1S2S3Y0Y774138Y1Y2Y3Y4Y5Y61AB&Y&A0A1A2A7A4A6A5A31&603-8译码器CT74138及门电路组成的组合逻辑电路如下图所示。其中，输入信号A7A0为地址线。试写出译码器各位输出所实现的地址。 解： 译码器的使能端有效时译码器译码。即：。由电路图知，译码器译码，则地址线A3A7的状态应为：A7=A4=0 A6=A5=A3=1 由此推出各输出端对应的地址。若，则A2A1A0=000，即A7A6A5A4A3A2A1A0 = 01101000 = 68H同理得分别为69H，6AH，6BH，6CH，6DH，6EH，6FH。61、有一水箱由大、小两台水泵ML和MS供水，如下图所示。水箱中设置了3个水位检测元件A、B、C 。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。要求当水位超过A点时水泵停止工作；水位低于A点而高于B点时ML单独工作；水位低于B点而高于C点时MS单独工作；水位低于C点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。（15分）（1） 写出约束项；（2） 写出逻辑函数（3） 绘出逻辑电路图。ABCMSML解：（1）设MS、ML的1状态表示水泵工作，0状态表示停止，列真值表，其中、为约束项。 真值表A B CMS ML0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 0 0 1 1 1 （2）利用卡诺图化简后得到 （3）逻辑图如下图。 1MSA&1MLCB专业班级： 姓 名： 学 号： 密 封 线62、写出下图所示逻辑图的逻辑式，并用与非门作出其最简形式的逻辑图。解题要点，Y=BC+AC+AB+ABC，化简后（5分） 用3个2输入端与非门和1个3输入端与非门构成电路。（5分）63、分析如图由3线-8线译码器74LS138构成的电路。 写出输出Si和Ci的逻辑函数表达式； 画出真值表； 说明该电路的逻辑功能。 74LS138的逻辑功能表输 入输 出STAA2 A1 A0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1100 0 00 1 1 1 1 1 1 1100 0 11 0 1 1 1 1 1 1100 1 01 1 0 1 1 1 1 1100 1 11 1 1 0 1 1 1 1101 0 01 1 1 1 0 1 1 1101 0 11 1 1 1 1 0 1 1101 1 01 1 1 1 1 1 0 1101 1 11 1 1 1 1 1 1 0解：答题要点，列输出表达式 列真值表AiBiCi-1SiCi0000000110010100110110010101011100111111 该电路功能是全加器。64、假如已知一个组合逻辑电路的输入A、B、C和输出L的波形如图所示，试写出输出的最简逻辑函数式。(10分)输入A输入 B输入C输出Lt 解题要点：（1）先根据时序图列卡诺图 ABC000001111100011110L （2）化简得 FMUX YD0D1D2D3 A1A0AB 与阵列65、左图是由ROM和四路选择器组成的电路，将选择输入A1A0的四种取值组合下的表达式填入下表中。（12分）A1A0F0 00 11 01 1或阵列解题要点：A1 A0 是四选一数据选择器的地址输入端，A1 A0 F 0 0 0 1 1 0 1 1 66、写出下图电路中Y1、Y2的逻辑函数式，并化简为最简单的与-或表达式。译码器74LS138的输出函数表达式为、。&74LS138解： （1）答案要点:根据 译码器74LS138的输出函数表达式为、。 化简得 （2） 67、用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数（1） 列出ROM应有的数据表，（2）画出存储矩阵的点阵图。解题要点：（1）根据题目要求，将输出写成标准与或式。 ; （2）选用164的ROM，列出ROM的数据表（3）画出矩阵图 地址译码器A3A2A1A0W0W1W2W3W4W5W6W7W11W8W9W10W12W13W14W15ABCDY0Y1Y2Y368、可编程逻辑阵列（PLA）实现的组合逻辑电路如图所示。（1）分析电路的功能，写出F1F3的表达式；（2）若已知A1A0，B1B0为两个两位的二进制数，试证明电路实现的是二位二进制全加运算。 （3）说明电路矩阵的容量，若改用PROM实现此电路，则矩阵的容量又应为多少？解：答案要点:（1）根据图中PLA“与”，“或”阵列输入，输出的关系，可直接得到输出函数的表达式，即： （2）、若A1A0，B1B0为两位二进制的加数，则满足运算规则 其中A1B1A0B0+C1S1S0将写成“与”“或”式有： 故电路实现的是两位二进制全加器（3）由图电路可知，矩阵的容量为811+311=121（存储单元） 若用PROM实现，则“与阵列”应为全译码阵列，这时矩阵容量应为：816+316=176（存储单元） 69、（10分）请用3-8线译码器译码器和少量门器件实现逻辑函数解：输出可写为 由译码器构成的函数F的电路图如图所示。 AA2A1A0S1S2S3Y0Y774138Y1Y2Y3Y4Y5Y61CAB&Y70、右图为8选1数据选择器，写出输出F的表达式，化简F，说出电路功能，并用与非门画出电路。D0D1D2D3D4D5D6D7A0A1A2STYMUXF10011001CBA解： 答案要点:设输入为：A,B,C,输出为Y,列真值表或卡诺图； 则Y= 令A2=A,A1=B,A0=C, 即可画出如下电路。ABCY00000010010CA2A1A0S1S2S3Y0Y774138Y1Y2Y3Y4Y5Y61AB&Y00111100010111101111071、（设计题）（1） 试用一片3/8线译码器（如图）和最少的门设计一个奇偶校验器，要求当三个变量中有偶数个1时，输出为1，否则为0。已知译码器输出为低电平有效。（2） 用3-8译码器74LS138设计一个1位二进制全减器，输入为被减数、减数和来自低位的借位，输出为差和向高位的借位信号。要求写出详细的设计过程：列出真值表，写出逻辑函数式，画出电路图。74LS138功能表及引脚图输 入输 出S1+A2A1A010000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110011111111 GND 1 2 3 4 5 6 7 874LS13816 15 14 13 12 11 10 9111111111解：（1）设A,B分别是被减数和减数，Bi是来自低位的借位信号，D是本位的差信号，Bo是向高位的借位信号。列出真值表。 真值表为：BoDBi（2）逻辑函数式为： （3）电路图如下： BoDBi72、图示为一个加热水容器的示意图，图中A、B、C为水位传感器。当水面在A、B之间时，为正常状态，绿灯G亮；当水面在B、C之间或A以上时，为异常状态，黄灯Y亮；当水面在C点以下时，为危险状态，红灯R亮。 根据题设，设计一个组合逻辑电路，要求列出真值表，写出函数G、Y、R的标准与-或式并化简； 请用最少的反相器和与非门实现该逻辑电路，画出逻辑图。 解：（1）设水位在传感器之上，为1，反之为0；灯亮为1，灯灭为0。 列真值表如下：ABCGYR000001001010010011100100101110111010（2）标准与或式： 约束条件： 最简与或式：，CR= 与非-与非表达式： 专业班级： 姓 名： 学 号： 密 封 线73、设计一个用EPROM实现的比较器，用来比较两个二进制数A1A0和B1B0的大小。解：解题要点：a1a0b1b0000111YA=B=m0+m5+m10+m15;(3分)10001011111101a1a0b1b00001111000011111111011; YAB=m4+m8+m9+m12+m13+m14(3分)163PROM答案要点第二步，（6分）画出用163PROM实现的电路图 YA=B YAB YAB4-16Decodera1 d3a0 d2b1 d1b0 d0m0 .m15