半导体工艺第二章

上传人:小** 文档编号:51312174 上传时间:2022-01-25 格式:DOC 页数:2 大小:52KB
返回 下载 相关 举报
半导体工艺第二章_第1页
第1页 / 共2页
半导体工艺第二章_第2页
第2页 / 共2页
亲,该文档总共2页,全部预览完了,如果喜欢就下载吧!
资源描述
2-1为什么要进行器件隔离?答、因为在分立器件和集成电路中,其基本组成单元就是无源原件和有源器件,这些元 器件按照一定的方式互连而具备一定的电学性能,并能完成一定的器件功能。所以制造在硅片表面的元器件之间必须是相互隔离的,即相互之间地绝缘的。2-2器件隔离有哪两种方法?这两种隔离分别用在哪种类型的集成电路中?答、PN结隔离法绝缘体隔离法分别用在2-3描述PN结隔离的工艺过程。答、1)在P型衬底上采用外延淀积工艺形成N型外延层。2)在外延层上电积二氧化硅,并进行光刻和刻蚀。3)去除光刻胶,露在隔离区上的N型外延层硅,然后再N型外延层上进行 P型杂质扩散,扩散深度达到衬底,这是双型集成电路制造工艺中最耗时的一步,使N型的器件区域的底部和侧面均被 PN结所包围,器件就制作在被包围的器件区里。2-4 PN结隔离存在哪些问题?答、1)隔离区较宽,使集成电路的有效面积减小,不利于提高集成电路的集成度。2)隔离扩散了大的集电区一衬底和集电区一基区电容,不利于集成电路速度的提2-52-6绝缘物隔离有哪两种隔离技术?答、局部氧化隔离工艺浅槽隔离描述局部氧化工艺和浅槽隔离工艺?答、局部氧化隔离工艺:1)热生长一层薄的垫氧层,用来降低氮化物与硅之间的应力。2)淀积氮化物膜,作为氧化阻挡层。3)刻蚀氮化硅,露出隔离区的硅。4)热氧化,氮化硅作为氧化阻挡层保护下面的硅不被氧化,隔离区的硅被氧化。5)去除氮化硅,露出器件区的硅表面,为制作器件做准备。浅槽隔离1)热生长一层薄的垫氧层,用来降低氮化物与硅之间的应力。2)淀积氮化物膜,作为氧化阻挡层。3)刻蚀氮化硅,露出隔离区的硅。2 -7 MOS集成电路中采用绝缘物隔离存在的问题是什么?如何解决?防止场区的寄生场效应增大场区氧化硅的厚度增大氧化层下沟道的掺杂浓度2-8 COMS集成电路时如何实现器件隔离的?对于COMS集成电路来说,由于同时存在着N沟道和P沟道的MOS管,就要在 P衬底上形成N型区,或者在 N型衬底上形成P型区,在N型中形成PMOS管,在P井中 形成NMOS管。2-9 了解双集型集成电路制造工艺过程。衬底制备 埋层氧化第一次光刻外延层淀积 隔离区氧化 第二次光刻 隔离区 扩散第三次光刻 基区扩散从而形成隔离 第四次光刻 发射区扩散 第五次光刻 蒸 铝第六次光刻2-10 20世纪80年代CMOS器件的制造工艺过程是怎么样的?采用场氧化工艺进行器件间的隔离采用磷硅玻璃和回流进行平坦化采用蒸发的方式进行金属层的淀积使用正性光刻胶进行光刻使用放大的掩膜板进行成像 用等离子体刻蚀和湿法刻蚀工艺进行图形刻蚀21120世纪八九十年代和 21世纪初的COMS工艺技术各有什么特点?答、20世纪八九十年代1)器件制作在外延上2)采用浅槽隔离技术3)使用侧墙隔离,钛硅化合物和侧墙隔离解决了硅铝氧化物问题。4)用等离子体刻蚀形成刻蚀图形5)湿法刻蚀用于覆盖薄膜的去除6)介质采用CMP使表面平台化。7)采用多层金属互连技术。8)采用立式氧化炉,能使硅片间距更小,更好的控制沾污。21世纪:1)特征尺寸0.13微米或更小2)硅片直径200毫米或300毫米3)增加了 IC芯片的封装密度4)具有较高的抗辐射能力。5)高性能电子芯片 SOI芯片将成为主流。6) 具有更低的功耗和更高的IC速度。7)铜和低K的介质用来减少RC延迟8)使用浅槽隔离技术,有效地使硅片表面的晶体管与衬底隔离开 消除了诱导软错误。
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > 解决方案


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!