2FSK的调制与解调器的设计与实现 毕业设计

桂林电子科技大学毕业设计（论文）报告用纸编号： 毕业设计说明书题 目： 2FSK调制与解调器的 设计与实现 学院： 信息与通信学院 专 业： 电子信息工程 姓 名： 闫朝明 学 号： 1100220429 指导教师单位： 信息与通信学院 姓 名： 田克纯 职 称： 教 授 题目类型： 理论研究 实验研究 工程设计 工程技术研究 软件开发2015 年 5 月 20 日III桂林电子科技大学毕业设计（论文）报告用纸摘 要调制解调器在通信系统中的有着重要的地位，系统的性能很大程度上取决于它的好坏。二进制频率调制在数据通信的发展历史上，是一种较早使用的通信方式，这种调制解调方式的抗噪声干扰性能强大，抗衰落性能较强，实现起来有非常容易，由于这些优点，被广泛的应用于中低速数据传输系统中，所以一直以来都是学校数字信号调制教学的重点内容。但学生实验室中的2FSK调制与解调器采用整体电路的方式进行设计，电路板体积较大且灵活性较差。而此次毕业设计，按照各部分电路的不同功能，将2FSK调制与解调系统中的电路进行模块化，每个模块都设计出参数各异的小模块电路。关于信号的调制，有两种常用的方法，分别是直接调制和间接调制，其中间接调制则采用频移键控方法，直接调频则采用压控振荡法。信号的解调总体也可以分为两种方式，相关解调和非相干解调。在本次毕业设计当中，非相干解调使用了过零检测法，相干解调则采用了锁相解调法。使得用户在使用时，可根据需求，选择相应的模块进行拼接，从而完成不同方式、参数的2FSK调制解调器，这比传统的2FSK调制与解调器更加灵活和实用，也能使学生的动手能力得到很好的锻炼。关键词：2FSK；模块化；频移键控；压控振荡法；锁相解调；过零检测法AbstractModem has an important role in the communication system, the performance of the system is good or bad depends largely on it. Binary frequency modulation in the history of the development of data communications, is a means of communication used earlier, such a strong anti-noise modulation and demodulation performance, strong anti-fading performance, very easy to implement, because of these advantages, is widely used in low-speed data transmission system, it has been focused on digital signal modulation content of school teaching. However, the student lab 2FSK modulation and demodulation circuit device by way of the overall design, the circuit board larger and less flexible. And the graduation project, in accordance with the different functions of each part of the circuit, the 2FSK modulation and demodulation circuit modular system, each module design small modular circuit parameters different. About modulated signal, there are two commonly used methods, namely direct and indirect modulation modulation, in which the indirect modulation frequency shift keying method is used, the direct voltage controlled oscillator frequency modulation method is used. Demodulated overall signal can also be divided into two ways, coherent demodulation and non-coherent demodulation. In this graduation designs, non-coherent demodulation using zero-crossing detection method, coherent demodulation is using a phase-locked demodulation. Enables users to use, according to the needs, select the appropriate module stitching to complete different way, parameters 2FSK modem, which is more flexible and practical than traditional 2FSK modulation and demodulation device, but also enable students to develop practical skills good exercise.Key words: 2FSK; frequency shift keying; VCO; demodulation; zero crossing detection method目 录引言11 设计要求31.1 毕业设计题目31.2 设计的主要功能32 系统结构33 设计思路及仿真软件的介绍34 硬件设计44.1 时钟及码产生电路44.2 带通滤波电路104.3 2FSK调制电路144.4 非相干解调电路204.5 相干解调电路245 系统测试255.1 测试工具285.2 2FSK调制与解调器的整体调试285.3 调试遇到的问题及调试结果296 总结30致 谢31参考文献32第 33 页 共 32 页桂林电子科技大学毕业设计（论文）报告用纸引言当今社会通信技术的发展速度非常快，计算机的出现在现代通信技术的各个领域都占有了非常重要的地位。计算机在当今社会的众多领域中，不仅用作各种信息的处理，而且它和通信的结合，也使得电信业务更加丰富多样。随着人类经济文化的飞速发展，人们对于通信技术性能的需求也更加迫切，这也成为了推动通信科学领域发展的巨大动力。在通信理论中，先后形成了“过滤和预测理论”、“香农信息论”、“纠错编码理论”、“信源统计特性理论”、“调制理论”等技术理论。通信作为现代社会的基础设施和必要条件，引起了世界各国的高度重视，各国的科学工作者也在为此不断的努力奋斗着。通信，简单的说，就是经过一定的信道，将把信息从一个地方传递到另外一个地方。但是，如果信息是直接传递的话，由于外界的干扰，以及能量的约束，它不能准确的、快速的，传递到较远的距离，经过人们的研究，借助于一定形式的信号，成功的解决了这个问题。基带信号由于其本身特点，包含频率较低，甚至是直流分量，难以通过有限的天线得到有效的辐射发送出去，因此，无法利用无线信道来直接传播。对于多数的有线信道，由于有线线路中多半串接有电容器或者并接了变压器等等直流元件，低频或者直流分量的信号也会收到很多的限制。综上，基带信号只能够在一些较为理想的信道上才能直接传输，但是目前多数的信道，存在衰落干扰，并不理想，所以不适合基带信号的传输。所以，必须想个办法，解决基带信号通过这些现有的信道来传输的问题。方法就是通过某种方式，把携带信息的原信号经过一种变化得到另外一种可以在现有信道上传输的新的信号，即调制。在工程设计中，常常叠加正弦载波信号。原始的信号，即需要传递的信息，就为调制波。所谓调制，是通过载波的一个参量的变化，来间接地反映调制信号的信息。其中，通过输入载波的幅度值的变化来反映输入的调制信号的变化的方法被叫做振幅调制；通过输入载波的频率来反映调制信号变化的叫做频率调制；通过输入载波的相位的变化来间接反应信号信息的变化的叫做相位调制。用来实现整个调制过程的电路或者设备被叫做调整器。从已调波形中恢复原来输入信号的过程称为解调，相应的电路或者设备称为解调器。当调整器与解调器做成了一个整体的时候，就可以实现信号的双向传输，这种器件被称为调制解调器。调制另外的一个目的就是便于多路复用，在进行多路传输的时候，各路的数据原始基带信号的频谱往往是互相重叠的，所以不能在一条线路上进行传输，否则就会相互之间产生干扰。在经过调制之后，各路信号就会被搬移到不同的频段内，从而避免了相互之间的干扰，所以，信号在经过调制之后传输的方式有被称为频带传输。数字调制是用载波的幅度、相位或者频率等参数来表征所传的基带信号的信息，接收端通过对载波的这些离散调制参量进行检测，就可以解调出原来的基带信号了。二进制数字调制的基带信号由一连串的高低电平序列组成，控制开关选择载波，所以也叫做键控信号。通过数字调制产生的模拟信号，它载波参量的离散状态是与数字数据一一对应的，特别适合在带通型的模拟信道上传输。频率调制就是通过利用调制信号控制载波的频率的变化来传递信息的，其中2FS二进制频移键控调制最为简单。这种调制方式出现的比较早，技术比较成熟，其抗衰性能远优于ASK，设备也不复杂，实现起来也比敬爱哦容易，在很多场合，比如中低速数据的传输，尤其在有衰减的不受限制的信道通信中得到了广泛的运用。2FSK信号的的产生有两种方法：压控载波调频法和键控频率选择法。载波调频产生的是相位连续的FSK信号，连续的相位信号一般由压控振荡器产生，由基带信号该百年振荡器的参数，使得震荡频率发生变化。频率键控发一般是相位不连续的FSK信号，这种信号的两个载波一般由两个不同的振荡器产生，通过基带信号来控制选择哪一个作为输出。由于这两个振荡器是相互独立的，彼此之间的相位没有进行统一，因此在调制的过程之中相位的连续性不能得到保证。至于信号的解调，则采用了非相干解调的过零检测法和相干解调的锁相解调法这两种不同的方法来实现。本次设计就是将电路进行模块化设计，采用多种方式完成调制解调，载波也提供多种可供选择，便于实验研究，提高学生的动手能力。1 设计要求1.1 毕业设计题目 2FSK调制与解调器的设计与实现1.2 设计的主要功能及要求（1） 将2FSK调制与解调系统中的电路进行小模块分解，每个子模块单独做成电路，各模块设计统一的接口，且提供载频为256 KHZ 和512 KHZ,时钟为64KHZ，码速率为64KB/S、载频为1MHZ和2MHZ,时钟速率为256KHZ，码速率为256KB/S两种不同的方案可供选择。（2） 将电路进行模块化，分成不同的子模块来设计不同的调制与解调方案。比如2FSK信号产生部分可以设计和制作直接调频和频移键控两个不同的子模块，以便根据需求在选择不同的信号发生方式时自主选择相应模块。2 系统结构基带信号基带信号根据设计的要求，本课题的2FSK调制与解调器的设计与实现主要系统主要分为三个大模块：时钟码产生电路、调制电路、解调电路，其中信号的调制，采用直接调制和间接调制两种方法，间接调制则采用频移键控方法，直接调频则采用压控振荡法。对于2FSK信号的解调分别采用了非相干解调的过零检测法和相干解调中的锁相解调法这两种的方式完成。系统结构如图2-1所示。2FSK信号调制电路解调电路时钟码产生电路频移键控压控振荡锁相解调过零检测图2-1系统结构图3 设计思路及仿真软件的介绍由于相关硬件电路和数字电路的学习主要是大二和大三的课程，而且本人平时接触的大多都是软件的学习与开发，较少做一些模拟电路的设计，所以感觉此次的毕设设计对于自己是一个挑战，又能很好的锻炼个人的动手能力。鉴于此，我想借助multisim这款仿真软件的帮助，把自己通过查阅资料设计出的电路先进行仿真，在仿真的基础上，再去做板、调试，从而完成本次毕业设计的任务。Multisim这款仿真软件是由美国国家仪器（NI）有限公司推出的，对于硬件电路板的模拟和数字电路板的设计非常有利，它的捕捉非常直观，仿真也非常的强大，对电路进行的设计或者是验证都可以达到非常轻松、迅速、高效的效果。这款软件的SPICE分析非常专业而且提供有丰富的虚拟仪器，可以提前对硬件电路进行仿真运行，通过对运行的结果分析，对设计思路进行初步的判断，如果不正确再返回修改电路，再仿真，通过这样一个循环反复的过程，最终达到缩短建模的时间。综上， Multisim这款软件有着丰富虚拟仪器和强大的仿真功能，学员可以方便地把学到的理论知识在这款软件上进行仿真、验证，加深印象，而且可以加强对一些常见的仪器的认识和使用，从而较好的解决教学理论与试验不能结合的问题，所以说，Multisim这款软件是电子教学过程中的非常好的辅助工具。4 硬件设计4.1 时钟及码产生电路本次设计中，需要提供一个稳定的时钟信号，为了实现这一需求，时钟的发生模块采用了石英晶体稳频的自激多谐振荡电路来完成。自激多谐振荡电路器的工作原理是用非门来作为一个开关倒相器件，用来产生时钟脉冲波形。在电路中，通过电容器进行充放电，当输入电压的值到达非门的阈值电压时，就会改变输出门的状态。电路中输出脉冲波形的参数和电路中的电阻电容这些原器件的数值有着直接的关系。但是如果要求多谐振荡有着稳定、较高的工作频率，LC多谐振荡器已经远不能达到要求的精度了，解决的办法就是把信号频率的基准用石英晶体来确定。这种由石英晶体与门电路构成的多谐振荡器，产生的频率有着很高的稳定性，所以常常用为一些精密的仪器提供时钟信号。由于本次电路设计中涉及到多个非门，所以就选用了内含6组相同的反相器的74HC04。这款芯片是工作的频率高，与低功耗肖特基的这种TTL非门也无缝隙兼容。芯片的引脚图如图3-1所示。图3-1 74HC04引脚图本次设计中采用的晶体频率f0选为4096KHZ，但是设计后续电路中还需要2MHZ、1MHZ、512KHZ、256KHZ、64KHZ等多种频率的信号，所以必须要有分频电路。通过查阅相干书籍，发现分频电路，尤其是二分频电路，通常是采用边沿触发的D触发器。JK主从触发器触发器，当高电平的时钟信号到来时，器件的输出状态就会发生跳变。如果在时钟信号到达高电平时，如果器件的输入端信号出现干扰信息，就很有可能使触发器产生错误的状态。而边沿触发器自身的电路结构可以使得只有在触发器时钟脉冲有效触发沿到来的前一瞬间，才会去接收信号，从而保证只有在有效的触发沿到来后，才会使得输出的状态发生转换，从而使得电路的抗干扰能力得到大大的加强，电路工作的可靠性得到大大的提高。维持阻塞式边沿D触发器内部有6个非门，与非门 G1、G2这两个构成了最基本的RS触发器，为了实现时钟的控制，采用三输出的与非门G3、G4，G5、G6这两个与非门电路提供了传输信息的输入端。其逻辑符号如图 3-2 所示。图3-2 74LS74逻辑符号图触发器状态的变化在时钟信号的上升边沿产生，它的次态取决于时钟信号上升沿前D端口的信号，在时钟信号上升沿后，无论输入D端口是否发生变化，D触发器的输出状态都不会改变。如果在时钟脉冲信号的上升沿来前，输入信号D为何状态，则D触发器的输出就会是什么状态。所以D触发器的状态方程可以表达为： QN+1=D由此可以得到D触发器的状态转移图和工作波形如图3-3 所示D=0D=0D=101D=1图3-3 D触发器的状态转移图和工作波形本次设计中要进行多次分频，所以会涉及到多个触发器的使用，考虑到这个原因，分频电路采用74LS74芯片。74LS74是一块边沿触发器数字电路器件，每个器件中包含了两个完全相同的、相互独立的边沿D触发电路。将前级的触发器输出信号连接到D触发器的时钟输入端，Q端的输出连接到触发器的D输入端口，即可产生二分频。接下来借助Multisim仿真软件，对于时钟电路和分频电路进行仿真，电路图和结果如图3-4和图3-5所示。图3-4时钟产生仿真电路图图3-5时钟产生仿真波形图码产生这部分电路设计的难点主要是将用户输入的8位并行数据，转换成循环的串行数据，以供后面的调制电路使用。实现并口到串口的换的方法有很多，也有专门的芯片，如74LS164等，但结合考虑之后，本次的设计中采用的是两块74LS161和一块74LS151芯片。74LS161这款芯片是常用的四位二进制加法计数器，输入端的数据可以预先设置，而且时钟也是同步的，芯片的引脚图如图3-6所示。图3-6 74LS161引脚图管脚图介绍：时钟CP和四个数据输入端P0P3清零/MR使能CEP，CET置数PE数据输出端Q0Q3进位输出TC. (TC=Q0Q1Q2Q3CET)输 入 输 出 CR CPLD EPETD3 D2 D1 D0 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 d c b a d c b a 1 1 0 Q3 Q2 Q1 Q0 1 1 0 Q3 Q2 Q1 Q0 1 1 1 1 状态码加1图3-7 74LS161功能表从计数器的功能表中可以看出，在清零端为低电平的时候，计数器输出Q3、Q2、Q1、Q0也会立即全变为低电平，即计数器的异步复位。同步置数功能就是当CR管脚的输入为高电平时，且LD为低电平时，在时钟信号上升沿到来之后，芯片的输出端Q3、Q2、Q1、Q0的状态就会与开始用户并行数据输入端输入的D3，D2，D1，D0的状态一样。当且仅当CR、LD、EP、ET四个端口同时为高电平，时钟脉冲信号上升沿到来之后，计数器就会加1。74LS161的进位输出端CO的逻辑关系是CO= Q0Q1Q2Q3CET。结合74LS161功能表，只要经过合理的设置计数器的清零功能和置数功能，就可以实现分频的需求。根据分析，我们需要一个四分频电路和一个能够循环给出8种不同的地址码的电路。当CR=LD=EP=ET=“1”时，74LS161的状态转换表如图3-8所示。Q3 Q2Q1 Q0 Q3*Q2*Q1*Q0*1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 01 0 0 1 0 0 0 1 0 0 0 1 1 00110100010001010101011001100111图3-8 74LS161的状态转换表我们主要观察状态转换表的Q2 、Q1 、Q0 三位的输出的状态的转换，所以当随着时钟的继续变化，尽管Q3 的输出状态会发生变化，但是前面三位的输出状态的转换的顺序不会发生改变，可以循环提供“000、001、010、011、100、101、110、111” 8种不同的地址码，地址码循环驱动74LS151实现并行数据向串行数据的转换。再观察Q1 的输出不难发现，其状态变化是“0、0、1、1”四个不断循环变换，正好构成了对输入时钟的四分频。 74LS151是较为常用的数据选择器，可以实现8选1的功能，芯片的引脚排列如图3-9所示。图3-9 74LS151引脚排列图AC是地址端的控制数据，作用是从8个输入数据D0D7之中，选择所需要的数据送到输出端Y。G为使能端，低电平有效。当使能端G=1时，没有输出信号产生，多路选择的开关被禁止，芯片不工作；当使能端G=0时，数据选择器就可以正常工作，根据地址端的状态信息来选择8个输入数据通道中某一路信号输出到Y端。熟悉了芯片的工作原理之后，接下来就是完成对该部分电路进行仿真，仿真电路图如图3-9所示，仿真结果如图3-10所示。图3-9码产生仿真电路图图3-10码产生电路仿真结果图另外，码产生电路还用了8个LED灯，用于显示输入的数据，用一个拨码开关完成数据的输入。实现这部分设计需求的总体电路图如图3-11所示。图3-11时钟及码产生电路4.2 带通滤波电路通过上一步的工作，可以得到2MHZ、1MHZ、512KHZ、256KHZ这四种频率不同的方波信号，还有码速可供选择的基带控制信号。本部分的设计的内容主要有两个方面，一是完成带通滤波器的设计，二是实现频移键控调制，即2FSK的调制。由于系统的载波多为正弦波，所以要将方波信号，转化为频率不变的正弦信号。带通滤波器，可以将方波信号中在通带频率外的信号抑制掉，就可以得到正弦信号。滤波器根据有无有无有源器件的不同而分为无源滤波器、有源滤波器这两种。其中无源滤波器是采用无源器件，如电阻、电容、电感等等组成的滤波器，原理是无源器件电感、电容这些元器件的电抗性随着频率的变化而变化。这一类滤波器的优点就是电路非常简易，不需要提供直流供电，工作系统的可靠性也非常的高。但是它也有着严重的缺点，就是在通带之内，其能量的损耗非常大，负载效应也特别的明显，较易引起电磁感应。除此之外，当电感的值太大的时候，滤波器系统的体积和重量也会随之增大，便携性差，而且由于在低频领域无源器件随频率变化特性差，所以不适用。有源滤波器，由名字就可以知道，设计电路中采用了有源器件，比如集成运算放大器等等。 其优点就是不仅在通频带内的信号能量的损耗为零，而且输出信号比输入信号放大了不少，接负载的时候影响也没有那么明显。在多级级联的时候，前后级之间的影响较小，所以高阶滤波器就可以直接利用级联的方法构成。并且，此类滤波器的便携性好，占空间小，不需要去考虑电磁屏蔽。其缺点是在通频带的范围内，有源器件的带宽严格限制了整个电路的带宽，所以多级级联的时候，带宽就会越来越小，而且系统必须要提供直流供电，可靠性也远远不如无源滤波器的好，在一些特殊的场合，如高频、高压、大功率的时候不适用。本部分设计的内容是带通滤波器，要求是允许用户设定的频段内的信号通过，抑制掉频段之外的信号杂波和噪声，从而保证通信的质量，对于带宽没有严格的要求。综合考虑，本次设计决定采用无限增益多路负反馈滤波器。这种滤波器对于需要信号的选择性特别好，滤波的过渡频带也很陡峭，滤波效果比较理想，所以在用户的设计中得到非常广泛的使用。这种滤波器的参数的设定和选取，目前已经有了非常成熟的思路方案供设计者参考和选择，因此设计起来较容易。但是传统的滤波器在设计的时候，往往不会去考虑电路中元器件的参数与输出信噪比两者之间的关系，因此会严重影响滤波器输出的效果。图3-12无限增益多路负反馈带通滤波器通过上网查阅资料，找到了无限增益多路负反馈带通滤波器的基本电路，如图3-12所示。图示中的R3和C1两个无源器件组成了两个反馈支路，输入信号的频率严重影响到了反馈的大小。而且电路中包含的集成运算放大器，在理想的情况之下，它的增益为无穷大，所以人们把它叫做无限增益多路负反馈滤波器。在经过外部的RC环路之后，减小滤波器的过渡带，从而增大输出信号的衰减斜率。f0=R1+R2R1R2R3/2CHjf0=-R0/2R1Q=R1+R2R3/R2R1/2由以上的式子可以看出，电容C的大小和带通滤波器的品质因数Q、输出的增益H没有什么直接的联系，但是电阻R3值得大小变化，对于带通滤波器的品质因数、输出增益和滤波器的中心频率都会有影响，R1、R2的并联之后的大小则会对滤波器的品质因数和中心频率产生严重的影响，R2不会改变通带的增益。电容C的大小常常根据工作频率的范围来进行选择，依靠人们在设计中积攒的经验来决定，具体如图3-13所示。中心频率f0电容C100Hz（100.1）F（1001000）Hz（0.10.01）F（110）kHz（0.010.001）F（10100）kHz（1000100）pF100kHz（10010）pF图3-13中心频率与电容的取值关系表然后结合上图，确定好电容C的值，再直接带入下面的这个式子来计算出电阻的换标系数XX=100/(f0*C)其中f0的单位为Hz，电容C的单位为F。然后根据下图3-14，查出C和X=1时的电阻值，最后在将这些电阻值去向一些标称的实际的电阻的阻值去靠近。图3-14二阶无限增益多路负反馈带通滤波器设计用表根据以上的资料和学习，了解了电路的设计，接下来就借助Multisium软件进行电路的仿真。本次仿真就2MHz和1MHz的滤波电路进行了仿真，仿真的仪器包括了示波器和频谱仪，使得仿真的结果可视化较好。2MHz的带通滤波器的仿真电路如图3-15 所示，模块的仿真结果如图3-16所示；1MHz带通滤波器的仿真电路图设计如图3-17所示，模块的仿真的结果如图3-18所示。图3-15 2MHz无限增益多路负反馈带通滤波器仿真电路图图3-16 2MHz无限增益多路负反馈带通滤波器仿真结果图图3-17 1MHz无限增益多路负反馈带通滤波器仿真电路图图3-18 1MHz无限增益多路负反馈带通滤波器仿真结果图4.3 2FSK调制电路在通信过程中，基带信号的调制，有两种方法，分别是直接调制和间接调制，间接调制则采用频移键控方法，信号控制开关选择载波，直接调频则采用压控振荡法，信号的电压大小控制载波的频率。压控振荡器，顾名思义，用电压控制输出信号的频率。这种器件往往需要输出的频率与输入的电压有着一一对应的关系，这种振荡器的频率是输入信号电压的函数，也可以说是振荡回路的元器件的某些参数受到输入的基带信号电压大小的控制，符合这种特性的回路都可以称得上是压控振荡器。振荡器的输出特性可以通过角速度0与输入控制的电压UC之间的变化表示，它们的关系如图3-19所示。图3-19压控振荡器特性图从上图中可以看到，压控振荡器的自由振荡角频率就是当UC为零的时候其角频率0的大小值；而振荡器的控制灵敏度就是上图所示曲线0在为零的地方的斜率K0。在系统传输中，输入的基带信号就是想要传输或者传送的信息，也就是调制信号。压控振荡器往往充当自动频率控制环路当中的一个受控器件，控制它的就是误差信号的电压值，也就是锁相环路和自动频率控制环路的输入电压。在射频的电路当中，调制与解调电路是必不可少的，因此有个稳定的本振也显得尤为重要，所以振荡器是射频电路中很重要的部分，应用十分广泛。在通信过程当中，一些特殊的场合或者苛刻的要求是，复用、跳频等等这些新技术往往会被用到。振荡回路谐振频率可以很容易的改变，只要通过电压控制振荡回路中电容的电容量就可以实现，这就为实现这些新技术提供了手段。RC压控振荡器、LC压控振荡器和晶体压控振荡器是电路设计当中最常用的压控振荡器。这种压控振荡器的优点是输出频率的稳定性非常好、控制的灵敏度特别高、调频范围十分宽、频偏与控制电压之间线性关系好、很容易集成等等。RC压控振荡器的频率稳定性不是很好，但是也有优点，调频范围宽；晶体压控振荡器的致命缺点是调频的范围窄，不过它的频率稳定性特别好；LC压控振荡器的调频范围和调频的稳定性既不是很好，也不是很差。本次设计采用的CD4046芯片，这款锁相环芯片在设计中经常被设计者用到，它内部的两个压控振荡器都十分的稳定。在设计当中，有时常常要实现两个不同电信号的相位同步的自动控制，就可以采用锁相环来实现，这种电路就是为了实现相位同步的自己控制。因为这种需求在很多领域都需要，所以得到了较为广泛的应用，比如广播通信、频率合成、自动控制及时钟同步等等。常见锁相的构成环都一样，主要有低通滤波器（LF）、压控振荡器（VCO）、相位自动比较器（PC）这三大块，具体如图3-20所示。图3-20锁相环组成图查阅相关资料，感觉CD4046这款芯片适合本设计的要求，它的外围电路很简单，输出稳定，所以选择了这款芯片。该芯片有着较为宽的电源电压输入范围，芯片的输入阻抗非常高，而且动态功耗又很小，属于微功耗器件。图3-21 CD4046内部电原理框图图3-21是这款芯片的内部电路结构原理框图。输人端信号Ui、Uo通过一个异或门的比较器连接，它们的电平状态不同的时候，输出端信号U就会表现为高电平；反之，它们状态一样的时候，U就会输低电平。输出端信号的脉冲宽度，即U的占空比，会随之输入的两个信号的相位差的变化而发生改变。比较器的输出信号的频率是输入信号的两倍，相位与输入信号的中心频率有这90相移，而且它的波形也不一定对称。如果相位比较器输入信号的占空比均与，这样相位锁定的范围才会是最大。相位比较器的作用相当于数字存储网络，它的输出在输入信号的上升沿到来时发生改变。相位比较器对输入信号占空比的没有要求，无论波形对称还是不对称，都没有关系。相位比较器的捕捉频率范围特别宽，输出不会受到输入信号中的谐波分量的影响，因为谐波分量没有被锁定。相位比较器有数字误差信号输出和锁定信号输出可供选择，当到达锁定的标准时，它的输人信号之间相移就会仅为0。相位比较器的输出取决于14管脚和3管脚的输入信号的情况，当它们的频率比芯片内部的比较信号频率低时，输出低电平信号，否则输出为高电平信号。如果相位比较器的输入信号的频率相同而相位不同时，当比较信号的相位超前于输人信号的相位时，输出的高电平，否则为低电平信号。无论超前还是滞后， 1管脚都会产生一个低电平，和以上所说的正电平、负电平宽度相同。较器输出脉冲的宽度和两个输入信号的上升沿之间的相位差一样大小。有一种情况下，1管脚输出高电平，那就是输入的信号频率和相位都一样，这个时候相位比较器就会呈现出高阻态。上述波形如图5所示。输入信号的状况完全可以从1管脚输出信号是低电平还是高电平判断。这款芯片必须外接电容C1和电阻R1，进行充放电，从而构成 RC型的压控振荡器。锁相环可以外加的电阻R2，来调整输入信号频率的范围。当压控振荡器的控制电压为低电平时，输出频率最低；当压控振荡器输入端控制电压为高电平时，输出频率也相应的会达到最大。VCO振荡频率的范围由R1、R2和C1决定。它的充电过程和放电过程都是由同一个电容完成的，所以它可以输出对称的波形。一般规定CD4046的最高频率为1.2MHz (VDD=15V），若VDD15V，则fmax要降低一些。综上所述，CD4046工作原理如下：外部的输入信号Ui从芯片的14管脚输入，然后经放大器放大、整形，在连到相位比较器和相位比较器的输入端口，图中的开关打开到2管脚，那么比较器就可以把从芯片3脚输出的比较信号Uo和输入的信号Ui作一个相位的对比，相位比较器的输出误差电压U则表示了这两者的相位差。U通过一系列器件进行滤波之后，得到加至压控振荡器的控制电压Ud输入到9管脚，就可以调整振荡器的振荡频率f2，使它向频率f1快速逼近。如果把图中的开关打开到13管脚的话，相位比较器就会开始工作，工作的流程和上面所说的几乎一样，所以在这里也就不多加讲述了。下面图3-22为CD4046的引脚图。图3-22 CD4046引脚图CD4046各引脚功能如下：1管脚为信号的相位输出端，当芯片内部环路输入被锁定的时候显示为高电平，环路没有被锁时为表现为低电平。2管脚为内部两个信号的相位比较器的输出端。3管脚比较信号输入端。4管脚为CD4046内部压控振荡器的输出端口。5管管脚是高电平禁止端口，只有当该引脚的输入信号为低电平的时候才允许压控振荡器开始工作。6、7管脚用来连接外接振荡电容，电容大小可根据要求设定。8、16管脚则分别为外部直流电源的负端口和正端口。9管管脚接的则是压控振荡器的控制端口，控制选择哪一种频率。11、12管脚外接本地振荡电阻，可以改变阻值，进行调节，常用华东变阻器。13管脚为锁相环的相位比较器的输出端口。14管脚是信号输入端口。15管脚内部连接的是一种独立的稳压管子负极。2FSK键控调制这种方法则是利用控制信号来控制开关电路的通断，从而对两个不同的独立频率的载波进行选通。移频键控是在通信的过程中的使用比较广泛。这种调制的使用方法简单，而且实现起来比较容易，并且在解调的工程当中没有恢复本地载波的需求，可以通过异步传输，抵抗噪声和抵抗衰落的性能非常强大,转换速度非常迅速，适合于高速的传输，输出的信号波形好，也很稳定，实现起来容易。但是它的缺点就是占用通信频带较宽，对于频带的资源利用不充分，所以对资金有一定的要求。这种调制的适用范围主要是中低速数据的传输，还有衰落比较厉害的信道和通信频带较宽的信道当中。本次设计中采用的芯片是74HC4052，这块芯片有一个公共的使能输入控制端口， 两路模拟四选一的差分开关电路。每一路的选择开关又都有四个独立的输入端口和输出端口（Y0、Y1、Y2、Y3）、一个公共的输入输出端口和选择输入端口。芯片的公共使能输入控制位中包括两个选择输入端口A0、A1，此外还有一个输入端的使能端口Z。VDD和VSS这两个端口是直接连接到数字输入控制的电源电压。（VDD-VSS）之间的范围是39V，模拟输入输出端口能够在最高VDD，最低VEE两者之间选择变化。（VDD-VEE）这两者之间的差一般不会超过9V。当选择作为数字多路选择开关的时候，VSS和VEE两个端口是连在一起的，一般都是直接连接到地。芯片的引脚图如图3-23所示。图3-23 74HC4052引脚图其中采用CD4046压控振荡调制的电路图如图3-24所示，采用74HC405键控调制的电路图如图3-25所示。图3-24采用CD4046的压控振荡调制法电路图3-25 带通滤波器及74HC4052的键控调制电路4.4 非相干解调电路本部分采用的是非相干解调方式的过零检测法，这一部分的方框图如下图3-26采用非相干方式的过零检测方框图根据2FSK信号调制产生的原理，可以知道信号经过零点的数目随着所选择不同载波的频率的不同而不同，所以只要检测出经过零点的数目就可以得到不同频率之间的不同，这就是常说的过零检测法。将2FSK信号放大整形，再将形成的矩形脉冲分别送入74LS123的两个单稳态触发器，分别实现触发器的上升沿和下降沿触发，然后将两个单稳态触发器输出脉冲相加，其中，加法器采用或非门实现，在这一过程中起到了微分、整流、脉冲形成的作用，产生脉冲序列就和载波的频率变化相应。这个脉冲序列产生脉冲的地方代表的就是调频波的过零点的地方。然后只要把得到的脉冲序列，通过低通滤波器来滤除信号中高于滤波器终止频率的信号，就可以得到原来的数字基带信号。为了得到比较好的滤波效果，本部分设计采用的是有源无限增益多路负反馈的低通滤波电路。整形1电路和整形2的电路这两个子模块的功能和比较器的性质差不多，能够把其输入端的输入信号叠加在 2.5V 上，完成后面的TTL电平的要求。前面的整形1的电路采用的是两个IN4148和一个或非门，可以将输入信号强制拉到VVC和GND一般的电压上，不然后边的电路无法正常工作。 IN4148这种开关二极管外形既小巧方便，它的开通、关断转化的速度又特别高，在一些特殊的场合，比如需要电路进行单向导通隔离的信号频率较高情况等等，都得到了非常广泛的应用。后面的或非门采用的是74LS02这款芯片，芯片里面包含了一个2输入端的四或非门。逻辑表达式：Y=A+B 。芯片的引脚图如图3-27所示。图3-27 74LS02引脚图单稳态电路采用74LS123芯片，该芯片内含两个独立的单稳态触发器，在各种数字电路和单片机系统的显示系统中常常用到。74LS123输出的脉冲宽度Tw可由以下几种不同的控制方法来改变。方法一，选择外部定时元器件 Rt和Ct，调节它们值得不同来确定脉冲宽度；方法二，正触发输入端（A）或负触发输入端（B）的再次触发的延长时间Tw来改变脉冲宽度；方法三，启动清除端（CLR）的清除，这样也可以使得脉冲宽度Tw得到缩小。在本次设计当中，改变上升下降沿触发脉冲宽度的方法选用了第一种方法。通过在 Rt/Ct和 Vcc 二者之间加外接电阻的方法，可以让脉冲宽度的精度比较精确，重复性较小。通过在 Rt/Ct和Vcc之间接可变电阻，改变阻值，就可以得到想要的可变脉冲的宽度。本次设计中采用两个10 k的滑动变阻器来改变脉冲的宽度，具体见下面的电路框图。Tw=0.45RtCt，单位Rt：k，Ct：pf，Ct：ns 。74LS123这款芯片的引脚图和功能图如下面图3-28和图3-29所示。图3-28 74LS123引脚图图3-29 74LS123功能表经过相加器输出的波形是一系列的脉冲序列，要想得到对应的脉冲序列，就要将脉冲序列经过一个低通滤波器来滤除高次谐波，然后就可以得到与输出相似的波形。为了实现较好的滤波效果，这个地方采用的电路是有源无限增益多路负反馈的低通滤波器来滤除谐波。具体的设计的方法和上面有源无限增益多路反馈的带通滤波器的设计方法一样，查阅资料，得到低通滤波器的传递函数为：HS=Kpfc2s2+fcQs+fc2其中Kp为通频带通内的电压增益，fc为低通滤波器的截止频率，Q为品质因数，其计算为： Q0BW=f0f （BWf0）其中电阻电容的计算步骤及公式也和以上所提到的有源无限增益多路负反馈的带通滤波器的设计方法一样，下面提供电阻计算参考的表格，如图3-30所示。图3-30二阶无限增益多路负反馈低通滤波器的设计用表接下来就借助Multisium这款仿真软件来进行仿真，这部分的仿真电路图和结果如图3-31所示。图3-31无限增益多路反馈低通滤波器仿真电路图及结果另外，两路单稳态触发器信号的相加采用的是74LS02的两个或非门来实现。整形2由两个相同大小10 k的电阻和一个或非门构成，将信号叠加到2.5V上，产生标准的TTL电平最后经过74LS74的一个D触发器，实现码型的再生。这一块设计的解调的具体电路图如下面的图3-32所示。图3-32过零点非相干解调电路4.5 相干解调电路完成2FSK的非相干解调之后，下面我们将完成相干解调电路，本部分采用的是锁相解调法，这一部分的框图如图3-33 所示。施密特触发器放大器LF鉴相器限幅器VCO图3-33相干解调锁相解调器框图2FSK信号的解调可以采用调制跟踪环的方法来实现，通过VCO保证能跟踪上高电平是否传号与低电平是否传号相对用的两个载波的频率。当有2FSK信号输入要输出的时候，低通滤波器的输出端口就产生相应的高低电平输出，它们分别与高电平和低电平相对应，之后再经过放大整形这一部分的电路，这样就可以完全解调出和原来的基带数字信号一样的信号了。锁相解调器由于本身的特点，具有良好的跟踪特性，而且输入的门限也很低的特性，与传统的非相干解调器相比，就会有很好的门限改善。因此当输入的信号低信噪比很低的时候，采用锁相环解调的这种方法，可以很好的降低误码率。本次毕业设计采用的是锁相环专用集成电路NE564这一款芯片，该芯片内部结构如下图图3-34 所示。3-34 NE564内部结构图NE564这一款芯片是56系列中工作频率达到特别高的通用的单片集成锁相环路，芯片的内部电路中有施密特触发器、鉴相器、压控振荡器、直流恢复电路、放大器和输入限幅器等这六个部分组成。其中这部分的限幅器采用的是常见的差动电路，所以高频性能特别好，它的作用就是在输入不同的幅度条件之下，能够让输出产生电压幅度恒定的值，用来作为鉴相器这一部分电路的输入信号，从而来提高对AM信号的抗干扰能力。当输入的是FM或者FSK信号的时候，它可以很大程度上抑制输出信号的寄生调幅，而且可以很好的提高解调输出信号的质量。限幅电平在0.3V0.4V之间。4管脚和5管脚这两个管脚，可以外接电容来构成一个环路滤波器，可以使得比较器输出信号当中的直流误差电压的纹波得到很好的滤除或者抑制，2管脚是用来改变这部分环路的增益，鉴相器这部分使用的普通的双平衡模拟相乘器，鉴相输出的增益与2端口的注入电流IB的有着如下的关系：K0.46Vrad+7.310-4（V/rad*A）*IB（A）在IB800mA的这个范围内，上式是有效的。压控振荡器是一种改进型的射极耦合多谐振荡器，它的的内部已经接有固定的电阻100，所以只需外接一个定时电容就可以产生振荡输出，定时电容只需要接在在12管脚和13管脚之间就可以了，而且芯片的设计电路有TTL和ECL兼容的输入电路和输出电路可供用户来选择，十分方便。TTL的由9端输出，ECL可由11端输出。通过在网上查资料和去图书馆查阅相关的书籍，得到了NE564压控振荡器的固有振荡器频率为f116RCCT式子当中的RC=100，是电路的内部已经设定好的，CT为外接定时电容，用户可以根据需要，改变其大小来满足自己设计的需要。通过计算，得到在f=1MHZ时候，系统的归一化的压控灵敏度为Kon5.9106（rad/V*s） （IB=0）和Kon10.45106（rad/V*s） （IB=800A）在一般的情况之下，压控振荡器的增益Ko可以通过下面的这个式子来计算得出：Ko=Kon*f芯片中的放大器是由一个差动放大器对组成的，它将来自前面输出的差模信号经过放大之后，将一个端口的输出信号作为施密特触发器的输入，整流恢复电路的输入信号端有外接电容，这个电容的值可以改变。当输入的信号为FM信号时，14端口解调出的就是FM解调信号，但是本设计中的输入是2FSK信号，所以不需要考虑。至于2FSK信号输出的后处理检波电路的设计，是采用一个施密特触发器与一个直流恢复电路来共同构成，具体的内容如图3-35所示。由图可看到，这部分电路中的施密特触发器需要一个非常稳定的直流参考电压信号来作为触发参考的标准，利用一个直流恢复电路再通过低通滤波模块正好可以满足这个需求。触发器的上升沿触发电平和下降沿触发电平之间的距离就是电路中所示的滞后电压UH，它可以根据实际设计的需求，调节15端口的外接电阻值得到。图3-35 FSK检波后处理示意图如果输入的数据传输的速度不是很高的时候，通过调节增大14端口外接的电容，就可以使得载波的输出泄漏相对较小，之后再经过施密特触发器的触发调节之后，就可以输出达到要求的FSK解调输出信号了。但是如果当数据率继续加大的时候，就要适当的减小14端口外接的电容的容值，不然的话，载波输出的泄漏就会比较大，再加上两个触发器的滞后电压又比较小，就会使得虽然载波泄漏已经到达了施密特电路的上下翻转电平，但是不起翻转的作用，这样的话，使得FSK的解调输出就会产生错误，得不到原来的基带信号。不过通过调节15端外接的活动变阻器的阻值，从而加大滞后的电压，这样就可以很好的避免因为载波的泄漏而引起的触发器错误翻转的这个问题了，进而得到较为理想的2FSK解调输出。NE56的工作频率可以达到很高的要求,而且锁定的范围也很宽，电路的输入阻抗很大，前级的影响对于它来说不大，有着较宽的工作电压，对于输入的信号的要求不是很高，不需要进行加压的处理。总的来说，该电路作为一块在超高频率下这种特殊环境下工作的锁相环路，有着很多的用途，而且目前的设计方案都比较成熟，设计的电路简单，所以本次设计的解调电路中就采用了这块芯片。最后再把通过NE564解调输出的信号经过一个D触发器进行再生，进而得到原来的基带信号，完成此次解调的任务。这一部分设计总相干解调的电路图如下图3-36所示。图3-36 NE564相干解调电路5 系统测试5.1 测试工具直流电压源、示波器、杜邦线若干根、螺丝刀5.2 2FSK调制与解调器的整体调试步骤一：先将时钟及码产生电路进行上电，用示波器观察2MHz、1MHz、512KHz、256KHz四种矩形波的波形和频率，看看是否达到预期效果。然后随意波动8*1拨码开关，输入自己想输入的基带信号，在通过另外一个拨码开关进行码速率的选择，之后将输出的信号接到示波器的输入端口，从而观察74LS151的，即2FSK的基带信号的波形，验证是否为输入的码型。待验证完成后，切换码速率选择开关，观察码速率是否发生变化；步骤二：先通过杜邦线将码产生电路产生的1MHz和2MHz的矩形脉冲接到带通滤波及键控调制的电路板上，将板子上电，用示波器查看矩形脉冲通过滤波器之后的波形图，看看是否近似正弦波，如果波形正确，分别打开74HC4052的两路载波的选择开关，并且用杜邦线将基带信号接入，进行键控调制，用示波器观察波形是否正确。256KHz和512KHz的矩形脉冲也是一样的调试方法。 步骤三：将调制成功的载波分别为1MHz和2MHz 的2FSK信号通过放大带通滤波电路，接到相干解调的板子上，从时钟及码产生电路将码型的时钟信号用杜邦线接到74LS74触发器的时钟端，进行码型的再生，将板子上电，用螺丝刀调节NE564的15端口