数字显示电子钟设计

目录目录数字数字显示显示电子钟设计电子钟设计.2 摘要摘要.2一、设计目的一、设计目的.2二、设计二、设计指标指标.2三、总体框图设计三、总体框图设计.2四、数字电子钟的基本原理四、数字电子钟的基本原理.34、1 秒脉冲发生器设计.34、2 计数器设计.4（1）60 进制计数.4（2）24进制计数.5（3）译码和显示电路.6（4）校正电路.7（5）上下午显示电路.8（6）定时电路.8五、总体图五、总体图.9六、元器件清单六、元器件清单.9七、心得体会七、心得体会.9参考文献参考文献.10数字显示电子钟设计摘要摘要：数字钟是采用数字电路实现对时、分、秒数字显示的计时装置，广泛用于家庭，车站，码头办公室灯公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度远远超过老式钟表。钟表的数字化给人们带来了极大的方便且大大扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。数字钟计时的标准信号应该是频率相当稳定的 1HZ 秒脉冲，所以要设置标准时间源。数字钟计时周期是 24 小时，因此必须设置 24 小时计数器，应由模为 60 的秒计数器和分计数器及模为 24 的时计数器组成，秒，分，时由七段数码管显示。为使数字钟走时与标准时间一致，校时电路时必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时” “分” “秒”计数器进行校时操作。上下午的显示通过两个不同的小灯泡来体现，主要是运用了比较器的芯片来实现的，闹钟电路则是通过 6 片 7485 芯片来实现的，利用计数器来实现响五下的功能，输出的是蜂鸣器。一、设计目的一、设计目的1、了解计时器主体电路的组成及工作原理；2、掌握采用异步时序电路设计方法实现课题要求；3、熟悉集成电路及有关电子元器件的使用。二二、设计要求、设计要求1)时钟的“时”要求用两位显示;上、下午用发光管作为标志；2)时钟的“分” 、 “秒”要求各用两位显示；3)整个系统要有校时部分（可以手动，也可以自动） ，校时时不能产生进位。4)系统要有闹钟部分，声音要响 5 秒（可以是一声一声的响，也可以连续响） 。 三、总体框图设计三、总体框图设计 数字钟电路是一块独立构成的时钟集成电路专用芯片。它集成了计数器、比较器、振荡器、译码器和驱动等电路，能直接驱动显示时、分、秒、日、月，具有定时、报警等多种功能，被广泛应用于自动化控制、智能化仪表等领域。数字电子钟的电路组成方框图如图 1 所示。图 1 总体框图数字电子钟由石英晶体振荡器和分频器组成的秒脉冲发生器，校时电路，六十进制计数器，二十四进制计数器，十二进制计数器，以及秒、分、时的译码显示部分等组成。石英晶体振荡器和分频器组成的秒脉冲发生器由晶振 32768Hz 经 14 分频器分频为 2Hz，再经一次分频，即得 1Hz 标准秒脉冲，供时钟计数器用。通过异步时序电路将脉冲依次提供给后续模块电路，再通过译码器将二进制数转换成十进制数，通过显示电路将其显示出来。同时还可以对电路进行校正，可以自动校正也可以手动校正。在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。四、数字电子钟的基本原理四、数字电子钟的基本原理对照上方框图,根据设计任务和要求,完成部分模块化设计如下:4 4、1 1 一秒脉冲发生器设计一秒脉冲发生器设计石英晶体振荡器的作用是产生一个标准频率信号，然后再由分频器分成时间秒脉冲，振荡器振荡的精度与稳定度，决定了计时器的精度和质量。振荡电路由石英晶体、微调电容、反相器构成。如图2所示。图中Rf为反馈电阻（10-100m）,目的是为CMOS反相器提供偏制，使其工作在放大状态（而不是作反相器用） 。C1是频率微调电容取3/25PF，C2是温度特性校正用电容，一般取2050PF。晶体振荡器用石英电子手表用晶振32768HZ，32768是2的15次方，经过15级二分频即可得到1HZ（信号） 。从时钟精度考虑，晶振频率愈高，计时精度就愈高。采用32768HZ晶振，用n位二进制计数器进行分频，要得到1秒信号，则n=15。用三片74161串行计数器/振荡器来实现分频和振荡。也就是通过一个14分频和CD4013来实现的图2 秒脉冲发生器设计4 4、2 2 计数器设计计数器设计秒、分、时、日分别为 60 、 60 、 24 和 12进制计数器。秒、分均为六十进制 , 即显示 0059 秒 , 它们的个位为十进制 , 十位为六进制。时为二十四进制计数器 ,显示为 0023, 个位仍为十进制 , 但当十进位计到 2, 而个位计到 4 时清零 , 就为二十四进制了。这种计数器的设计可采用异步反馈置零法 , 先按二进制计数级联起来构成计数器 , 当 计数状态达到所需的模值后 , 经门电路译码、反馈 , 产生 “复位”脉冲将计数器清零 , 然后重新开始进行下一循环。（1 1）6060 进制计数进制计数秒计数器由秒个位计数器74LS160(1)和秒十位计数器 74LS160(2) 组成。74LS160(1) 组成十进制计数 , 74LS160(2) 组成六进制计数。十进制计数用反馈清零法设计 , 用 74LS160( 四位十进制 计数器 )来设计。六进制计数的反馈方法是当 CP 输入第六个脉冲时 , 输出状态“Q3Q2QlQ0=0110”, 用与门将Q2Ql 取出 , 送到计数器 CR 清零端 , 使计数器归零 , 从而实现六进制计数。十进制计数的反馈方法是当CP输入第十个脉冲时，输出状态“Q3Q2QlQ0=1001”,如图3所示 , 采用 74LS160设计的 60 进制计数器 , 可作为秒、分计数器用。 图3 采用74LS160组成的 60 进制计数器（2 2）2424 进制计数进制计数当个位计数状态为“Q3Q2QlQ0=0100 ”十位计数状态为“Q3Q2QlQ0=0010” 时 , 即 24 时 , 通过把个位 Q2 , 十位Q1相与后的信号送到个位、十位清零端CR, 使计数器复零 , 从而实现24进制计数。如图4 所示. 图4 采用74LS160组成的24 进制计数器（3 3）译码和显示电路）译码和显示电路译码是把给定的代码进行翻译 , 变成相应的状态。用来驱动 LED 七段码的译码器 , 常用的是 CD4511, 它是四位线七段码 ( 带驱动 ) 的中规模集成电路。表2为CD4511 真值表和显示电路。图5 显示电路表2 CD4511 真值表：输入输出aSTBILTA3A2AlA0YaYbYcYdYeYfYgOf|g|bOOOOOOOOe|d|cOOOOOOOOO11OOO1O11OOOO1O11OO1O11O11O12O11OO111111OO13O11O1OOO11OO114O11O1O11O11O115O11O11OOO111116O11O111111OOOO7O111OOO11111118O111OO1111OO119O1111OOOOOOOO1111OOOOOOO11111保持ST=0时的状态（4 4）校正电路）校正电路校正电路是由6个开关，一个R、S触发器形成的单次脉冲信号电路。如图图 6 校正电路通过 RS 触发器来产生上升沿脉冲，再根据计数器的工作原理来实现校时，RS触发器的真值表如下 R S Qn+1 0 0 1 0 1 0 1 0 Qn 1 1 X （5 5）上下午显示电路上下午显示电路通过比较芯片 7485 设定一个初值 12，再经过 74160 计数器芯片输出的信号来判断当前的时间是否超过 12，从而达到上下午显示目的图 7 上下午显示电路（6 6）定时电路定时电路 闹钟电路分为三个部分，第一部分是由四片 74160 计数器芯片，四片 7449译码器芯片和四片七段数码显示器还有两个基本 RS 触发器组成的定时电路。第二部分是由四片串联的 7485 数据比较器组成的数据比较电路，输入的数据分别是由定时电路和数字钟输入的数据，当两个数据一致时，电路联通，使第三部分的报警电路联通，报警器鸣叫，从而实现闹钟电路功能。图 8 定时电路5 5、总电路图总电路图图 9 总电路图六、元器件清单六、元器件清单表 3器件名称器件类型个数七段 LED 共阴数码管DPY-7-SEG6四位锁存/七段译码器/驱动器74486四位十六进制同步加/减计数器741606RS 触发器74LS741十四位串行计数/振荡器CD40601二输入与非门74LS003二输入或门74LS021晶振32768Hz1电阻4蜂鸣器1开关9七七、心得体会、心得体会 1）用纯硬件实验数字电子钟，需要较多的芯片，不经济，且在整个电路板上会导致过孔增多，在实际焊接时难度增大；如果采用单片机编程实现的话可能会更好一些。2）元件的布局不够讲究、科学美观，尤其在过孔没处理好造成连线的不便。 3）在制作多谐振荡器中，可有多种方法,如：由简单的 RC 电路构成振荡器，555 定时器构成的多谐振荡器以及石英晶体振荡器；其中石英晶体振荡器是一种可以获得高稳定性的脉冲信号振荡器。 4）制作计数器的芯片多样，其中可以选用 76LS16076LS16174LS9074LS290，在此设计中我选用了 74LS90 四个主从 JK 触发器，具有二五十分频功能。 5）在本设计中，还可扩展电路，如：年/月/日电路，农历电路，温度显示电路等等。 参考文献参考文献：1 童诗白、徐振英. 现代电子学及应用. 北京：高等教育出版社，19942 何小艇. 电子系统设计. 浙江：浙江大学出版社，20003 郑家龙，王小海，章安元. 集成电子基础教程. 北京：高等教育出版社，2002