资源描述
1 编码： 将输入的每个高/低电平信号变成一个对应的二进制代码内容回顾内容回顾2状态信号状态信号输入端输入端代码输出端代码输出端选通输入端选通输入端选通输出端选通输出端（低电平有效）（低电平有效）（低电平有效）（低电平有效）74HC148SSY2Y1Y0YEXY7 I6 I5 I4 I3 I2 I1 I0 I扩展端扩展端状态11不工作01工作，但无输入10工作，且有输入00不可能出现EXSYY3译码器的逻辑功能是将每个输入的译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平二进制代码译成对应的输出高、低电平信号。信号。译码器译码器二进制译码器二进制译码器二十进制译码器二十进制译码器显示译码器显示译码器4.3.2 译码器译码器4一、二进制译码器一、二进制译码器 二进制译码二进制译码器有器有n n个输入个输入端端( (即即n n位二进位二进制码制码) )，2 2n n个个输出线。输出线。 常见的译码常见的译码器有器有2424译码译码器、器、3838译码译码器和器和416416译译码器。码器。3线8线译码器Y0A2A1A0Y1Y2Y3Y4Y5Y6Y7二进制代码二进制代码高低电平信号高低电平信号5输 入输 出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000003位二进制译码器真值表70127201221012100120mAAAYmAAAYmAAAYmAAAY.670127201221012100120mAAAYmAAAYmAAAYmAAAY.用二极管与门阵列组成的3线8线译码器7集成译码器实例：74HC138低电平输出附加控制端8) (321321SSSSSSS9集成译码器实例：74HC138低电平输出附加控制端)(iimSY 1iimYS 时。输出为全时1,0S1074HC138的功能表：输输 入入输输 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111132SS 01234567YYYYYYYY全部为高电平。禁止工作，输出端状态时，译码器被或当附加控制端1SS0S3211174HC138的功能表：输输 入入输输 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111132SS 01234567YYYYYYYY当当S11，且，且S 2 S 30时，译码器处于工作状态时，译码器处于工作状态12D74HC138可用作数据分配器可用作数据分配器) ()(321iiimSSSmSY时032SS)(1iimSY 13 利用附加控制端进行扩展利用附加控制端进行扩展例：用例：用74HC138（3线线8线译码器）线译码器）构成构成 4线线16线译码器线译码器14iimZ D3=1D3=015二、二二、二-十进制译码器十进制译码器二二-十进制译码器的逻辑功能是将输入的十进制译码器的逻辑功能是将输入的BCD代代码译成码译成10个高、低电平输出信号。个高、低电平输出信号。如如74HC42)90( imYii16中规模集成电路是为了实现专门的逻中规模集成电路是为了实现专门的逻辑功能而设计，但是通过适当的连接，辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。可以实现一般的逻辑功能。用中规模集成电路设计逻辑电路，可用中规模集成电路设计逻辑电路，可以减少连线、提高可靠性。以减少连线、提高可靠性。四、四、 用译码器设计组合逻辑电路用译码器设计组合逻辑电路 任何一个逻辑函数都可以表示成最任何一个逻辑函数都可以表示成最小项和的形式，而小项和的形式，而3-8译码器的输出对应译码器的输出对应于不同的最小项，因此，可用于不同的最小项，因此，可用3-8译码器译码器方便的实现任意方便的实现任意3三变量逻辑函数。三变量逻辑函数。17例例1：利用：利用74HC138设计一个多输出的组合逻辑电设计一个多输出的组合逻辑电路，输出逻辑函数式为：路，输出逻辑函数式为：ABCCBBCAZCABBAZCBABCZCABBCAACZ432118解：先将要输出的逻辑函数化成最小项之和的形式，解：先将要输出的逻辑函数化成最小项之和的形式，即即742045323731265431mmmmABCCBCBAZmmmCBABAZmmmCBABCZmmmmCBABCACAZ将要实现的输出逻辑函数的最小项之和的形式两次将要实现的输出逻辑函数的最小项之和的形式两次取反，即取反，即)()()()()()()()(74207420453253237317312654365431 mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ19由于由于74HC138的输出为的输出为)70(),(012imAAAYii则用则用74HC138实现的电实现的电路如图路如图)()()()()()()()(74207420453253237317312654365431 mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ20【例【例2】设计一个用】设计一个用3个开关控制灯的逻辑电路，个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭要求任一个开关都能控制灯的由亮到灭或由灭到亮。要求用到亮。要求用74HC138和必要的门电路实现。和必要的门电路实现。21A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 01101001m1m2m4m77421mmmmY22ABC174HC138 S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y17421),(mmmmYCBA)(7421YYYYY&EWB仿真) (7421mmmm23例例3 试利用试利用3线线8线译码器线译码器74HC138及与非门实现及与非门实现全减器，设全减器，设A为被减数，为被减数，B为减数，为减数，CI为来自低位的为来自低位的借位，借位，D为差，为差，CO为向高位的借位。为向高位的借位。ABCIDCO000001010011100101110111001111100100001124 步骤：步骤： 1、首先将逻辑函数表示成最小项和的形式。、首先将逻辑函数表示成最小项和的形式。2、将逻辑函数表示成、将逻辑函数表示成3-8译码器的输出译码器的输出 信号的形式。信号的形式。3、画出电路图，注意译码器的片选端的、画出电路图，注意译码器的片选端的 连接。连接。用译码器设计组合逻辑电路用译码器设计组合逻辑电路25小结：小结：掌握译码器掌握译码器74HC138的功能的功能) ()(321SSSSmSYii其中1iimYS 时作业：作业：P212 4.12
展开阅读全文