微机接口优秀

1微机接口优秀1第二章第二章 微型计算机中的数制与编码微型计算机中的数制与编码（自学）（自学）作业作业1： 1.1 1.5 2.2 2.4 2.63.1 8086微处理器的结构微处理器的结构3.2 8086的引脚信号及工作模式的引脚信号及工作模式3.3 8088微处理器微处理器4微机接口优秀4 8086是是Intel系列的系列的16bit微处理器，属第三代。微处理器，属第三代。 8086有有16bit数据总线和数据总线和20bit地址线，可寻址地址线，可寻址1M空间。空间。 8086采用采用+5V电源，时钟频率为电源，时钟频率为510MHZ。二二. .总体功能结构总体功能结构三三. 寄存器结构寄存器结构一一. .存储器管理存储器管理3.1 8086微处理器的结构微处理器的结构5微机接口优秀51.数据存放规律：数据存放规律：如：如：2233H00012H“低对低，高对高低对低，高对高”的存放规律的存放规律如：如：-4 00014Hn机器指令（机器码）按字节顺序存放机器指令（机器码）按字节顺序存放。如：如：MOV BX,AX 89C3H00016Hn字符串：字符串：从低地址开始，以从低地址开始，以ASCII码值顺序存放码值顺序存放，如：如：ABC00018Hn字节数据：字节数据：一个数存放一个单元，一个数存放一个单元，如：如： 11H00011Hn字数据：字数据：用二个连续单元存放，字地址用二个连续单元存放，字地址由由2个单元中地址较小的一个确定。个单元中地址较小的一个确定。6微机接口优秀6 8086采用分段管理的办法实现对采用分段管理的办法实现对1MB存存储空间的管理储空间的管理(物理地址物理地址00000HFFFFFH)，16bit的段寄存器存放了各段的的段寄存器存放了各段的段首址段首址，那么它，那么它是怎样产生是怎样产生20bit的的物理地址物理地址的呢？的呢？我们通常采用在地址编号能被我们通常采用在地址编号能被16整除的地整除的地方开始分段，此时地址的低方开始分段，此时地址的低4bit均为均为0，这时段，这时段寄存器只用来存放高寄存器只用来存放高16bit即可，以下有几个概即可，以下有几个概念。念。2.存储器的分段与物理地址的形成：存储器的分段与物理地址的形成：7微机接口优秀7 段内偏移量段内偏移量EA (Effective Address)：是是指某存储单元离开该段段首址的字节数。指某存储单元离开该段段首址的字节数。 逻辑地址逻辑地址(Logical Address) ：是一对地址，是一对地址，包含段寄存器的内容和段内偏移量，如某条包含段寄存器的内容和段内偏移量，如某条指令的逻辑地址可表达为：指令的逻辑地址可表达为：CS : IP。 物理地址物理地址PA (Physical Address): 是指某个是指某个存储单元实际的存储单元实际的20bit的地址，又称绝对地址。的地址，又称绝对地址。8微机接口优秀8由上面的定义可知：由上面的定义可知：物理地址物理地址PA=对应段寄存器对应段寄存器10H十段内偏移量十段内偏移量EA。物理地址的形成如下图所示。物理地址的形成如下图所示。物理地址的形成物理地址的形成 段寄存器值 000020位物理地址19 015 015 0偏移地址加法器16 位 4位 9微机接口优秀9例如例如：若：若CS=FFFFH，IP=0000H，则指，则指令所在存储单元的物理地址为：令所在存储单元的物理地址为：PA= (CS) 10H + IP = FFFF0H 当取指令时当取指令时，自动选择的段寄存器是，自动选择的段寄存器是CS，再加上再加上IP所决定的所决定的16位偏移量，得到要取出位偏移量，得到要取出指令具体的物理地址：指令具体的物理地址： 当涉及到取一个堆栈操作数时当涉及到取一个堆栈操作数时，自动选择的，自动选择的段寄存器是段寄存器是SS，再加上，再加上SP所决定的所决定的16位偏移位偏移量，得到堆栈操作所需要的量，得到堆栈操作所需要的20位物理地址。位物理地址。10微机接口优秀10 当涉及到取一个操作数时当涉及到取一个操作数时，自动选择，自动选择DS数据段寄存器或数据段寄存器或ES附加段寄存器，再加上附加段寄存器，再加上16位偏移量，得到操作数的位偏移量，得到操作数的20位物理地址。位物理地址。16位偏移量取决于指令的寻址方式。如下图位偏移量取决于指令的寻址方式。如下图所示：所示：IPCSSI，DI或BXDS或ESSP或BPSS代码段代码段数据段数据段堆栈段堆栈段11微机接口优秀1120位AH ALBH BLCH CLDH DLSPBPDISIALU暂存寄存器标志执行部件控制电路16位CS DS SS ESIP 内部暂存器8位1 2 3 4 5 6执行部件 （EU） 总线控制逻辑16位 外部总线 指令队列缓冲器总线接口部件（BIU）通用寄存器地址加法器二二. . 总体功能结构总体功能结构8086CPU的结构框图12微机接口优秀128086从功能结构来讲，分为两大部分，即从功能结构来讲，分为两大部分，即总线接口部件总线接口部件BIU(Bus Interface Unit )和和执行执行部件部件EU(Execution Unit)。1. BIU部件部件由由段寄存器段寄存器、指令指针指令指针、地址加法器地址加法器、指指令队列缓冲器令队列缓冲器和和控制电路控制电路等部分组成。等部分组成。13微机接口优秀13BIU负责与存储器、负责与存储器、I/O接口电路传送信息。接口电路传送信息。 BIU负责从指定内存单元取出指令，送到指令负责从指定内存单元取出指令，送到指令队列缓冲器中排队。队列缓冲器中排队。 指令队列缓冲器指令队列缓冲器是一个是一个6个字节个字节的的RAM存储器存储器(8088为为4个字节个字节)，队列中最多可同时存放，队列中最多可同时存放6个字个字节的指令，取来的指令是按字节顺序存放的。节的指令，取来的指令是按字节顺序存放的。 当队列中有两个以上的指令字节空的时候，当队列中有两个以上的指令字节空的时候，BIU会自动取指令到指令队列。会自动取指令到指令队列。14微机接口优秀14 若执行的是一条若执行的是一条转移指令转移指令，则存放在指令队列缓冲，则存放在指令队列缓冲器中的指令就没有用了，应到新的地址单元去取器中的指令就没有用了，应到新的地址单元去取出。出。BIU新取出的第一条指令将直接送到新取出的第一条指令将直接送到EU中去中去执行，随后重新填充指令队列缓冲器。执行，随后重新填充指令队列缓冲器。 当指令要求将数据当指令要求将数据写写到到存储器存储器和和I/O电路电路，或需从，或需从存储器存储器和和I/O电路电路中中读读取数据时，取数据时，EU向向BIU发出发出请求，请求，BIU自动完成这些操作。自动完成这些操作。2. EU部件部件 由由ALU、通用寄存器通用寄存器、标志寄存器标志寄存器和和控制电控制电路路组成，负责指令的执行。组成，负责指令的执行。ALU、寄存器和数据、寄存器和数据传输通路均是传输通路均是16bit的。的。15微机接口优秀153. 8086与传统微处理器指令执行过程比较与传统微处理器指令执行过程比较 传统微处理器的执行方式传统微处理器的执行方式传统微处理器取指与执行传统微处理器取指与执行串行串行进行，进行，CPU的工作效率低。的工作效率低。16微机接口优秀168086CPU取指与执行取指与执行并行并行进行，大大减少了进行，大大减少了等待取指令所需时间，提高了等待取指令所需时间，提高了CPU的工作效率。的工作效率。 8086微处理器的执行方式微处理器的执行方式三三. 寄存器结构寄存器结构8086CPU 内部寄存器内部寄存器DLDHCLCHBLBHALAH通用寄存器通用寄存器AXBXCXDXSPBP SI DI数据寄存器数据寄存器CSDSSSESIPFLAG变址寄存器变址寄存器指针寄存器指针寄存器堆栈指针堆栈指针基址指针基址指针源变址源变址目的变址目的变址指令指针指令指针状态标志状态标志代码段代码段数据段数据段堆栈段堆栈段附加段附加段段寄存器段寄存器控制寄存器控制寄存器18微机接口优秀18(1) 通用寄存器通用寄存器8个个16bit通用寄存器。通用寄存器。 SP堆栈指针，存放堆栈栈顶的现行地堆栈指针，存放堆栈栈顶的现行地址，与址，与SS堆栈段寄存器一起方可确定堆堆栈段寄存器一起方可确定堆栈的实际地址。栈的实际地址。 BP基址指针基址指针 SI源变址寄存器源变址寄存器 AX，BX，CX，DX 4个个16bit的通用数据的通用数据寄存器，它们的高寄存器，它们的高8bit AH，BH，CH，DH与低与低8bit AL，BL，CL，DL又可分别又可分别看成看成8个个8bit的寄存器。的寄存器。 DI目的变址寄存器目的变址寄存器19微机接口优秀19(2) 控制寄存器控制寄存器 IP (Instruction Pointer) 指令指针指令指针a. IP是指向当前将要执行的指令的是指向当前将要执行的指令的16位偏移地位偏移地址，在址，在8086中中IP要与要与CS代码段寄存器的内容代码段寄存器的内容一起，才能得到指令的实际地址一起，才能得到指令的实际地址 。b. CPU从代码段中偏移地址为从代码段中偏移地址为IP的内存单元中取的内存单元中取出指令代码的一个字节后，出指令代码的一个字节后，IP自动加自动加1修正，指修正，指向指令下一个单元。用户不能直接访问向指令下一个单元。用户不能直接访问IP。c. 遇到转移、中断、调用等跳转指令时，遇到转移、中断、调用等跳转指令时，IP中的中的内容将自动修改。内容将自动修改。20微机接口优秀20TFSFZFAFPFOFDFIFCF15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 标志寄存器格式标志寄存器格式a. 6个状态标志位个状态标志位，即，即CF、PF、AF、ZF、SF和和 OF，可作为控制转移的条件。，可作为控制转移的条件。 进位标志进位标志CF(Carry Flag)： FLAG(标志寄存器标志寄存器)为为16bit，其中，其中9位有定义位有定义 当结果的最高位当结果的最高位(字节字节D7，字，字D15)产生产生进位进位(加法运算加法运算)或借位或借位(减法运算减法运算)时，时，CF=1；否则，否则，CF=0，移位和循环指令也影响，移位和循环指令也影响CF。如：如：3FH+0B4H 0BFH+0B4HCF=0CF=121微机接口优秀21 奇偶标志位奇偶标志位PF(Parity Flag)： 若结果中的低若结果中的低8位含有位含有“1” 的个数为偶的个数为偶数，则数，则PF=1；否则，；否则，PF=0。 辅助进位标志辅助进位标志AF(Auxitiary Carry Flag)： 在运算过程中若在运算过程中若D3位有进位或借位时位有进位或借位时AF=1；否则，；否则，AF=0。该标志用于。该标志用于BCD运算运算中的十进制调整。中的十进制调整。如：如：38H+49H AF=1 ,若为若为BCD运算，则应调整。运算，则应调整。22微机接口优秀22 零标志零标志ZF(Zero Flag)： 当运算结果为当运算结果为0时时ZF=1；否则，；否则，ZF=0。 符号标志符号标志SF(Sign Flag)： SF等于最高位，对于带符号数，最高位为等于最高位，对于带符号数，最高位为符号位，符号位，SF=1运算结果为负，运算结果为负，SF=0为正。为正。如：如：3FH+0B4H=0F3H SF=1 ,结果为负。结果为负。23微机接口优秀23 溢出标志溢出标志OF(Overflow Flag)： 带符号数运算结果超出其表达范围时（字节数：带符号数运算结果超出其表达范围时（字节数：-128+127，字类型数：，字类型数：-32768+32767），）， OF=1；否则，；否则， OF=0。用表达式给出用表达式给出141515677溢出CCCCOF(字节运算字节运算)(字运算字运算)例：例： 2345H+3219H 6400H+7A3CHOF=0 未溢出未溢出OF=1 溢出溢出24微机接口优秀24 b. 3个控制标志位个控制标志位 追踪标志追踪标志TF(Trace Flag)： TF=1，处理器进入单步方式，以便调试，处理器进入单步方式，以便调试，CPU每每执行一条指令自动产生一个内部中断以利于检查执行一条指令自动产生一个内部中断以利于检查指令的执行情况；指令的执行情况；TF=0为连续工作方式。为连续工作方式。 中断允许标志中断允许标志IF(Interrupt-enable Flag)：IF=1，允许允许CPU响应外部的可屏蔽中断请求；响应外部的可屏蔽中断请求；IF=0则禁则禁止响应。止响应。IF对外部非屏蔽中断及内部中断不起作对外部非屏蔽中断及内部中断不起作用。用。 方向标志方向标志DF(Direction Flag)： 在串操作指令中，在串操作指令中，DF=0时，变址指针自动增时，变址指针自动增量；量；DF=1时，则自动减量。时，则自动减量。25微机接口优秀25(3) 段寄存器段寄存器CS代码段寄存器，用于定义代码段基地代码段寄存器，用于定义代码段基地址，该段用于存放指令代码。址，该段用于存放指令代码。DS数据段寄存器，用于定义数据段基地数据段寄存器，用于定义数据段基地址，该段用于存放数据。址，该段用于存放数据。有有4个个16bit的段寄存器的段寄存器26微机接口优秀26SS堆栈段寄存器，用于定义堆栈段基地址，堆栈段寄存器，用于定义堆栈段基地址，该段作堆栈区使用。该段作堆栈区使用。ES附加数据段，用于定义附加段基地址附加数据段，用于定义附加段基地址,与与DS类似。类似。 上述上述4个段在个段在8086寻址的寻址的1MB空间内，空间内，其位置不受限制，可连续排列、分隔排列、部其位置不受限制，可连续排列、分隔排列、部分重叠甚致全部重叠。分重叠甚致全部重叠。27微机接口优秀278088的指令执行过程的指令执行过程28微机接口优秀283.2 8086的的引脚信号及工作模式引脚信号及工作模式 最小模式：即由最小模式：即由8086组成的单处理器系组成的单处理器系统，所有的控制信号都由统，所有的控制信号都由8086的的CPU直接产直接产生，系统中的总线控制逻辑电路被减到最少。生，系统中的总线控制逻辑电路被减到最少。 最大模式：即由最大模式：即由8086组成的中等规模或组成的中等规模或者大型的系统。包含两个或多个微处理器，者大型的系统。包含两个或多个微处理器，8086为主处理器，其它的为协处理器。为主处理器，其它的为协处理器。一、一、80868086的两种工作模式的两种工作模式模式控制管脚模式控制管脚MN/MX：+5V 工作于工作于最小最小模式模式 接地接地 工作于工作于最大最大模式模式29微机接口优秀29 8086采用双列直采用双列直插式封装，有插式封装，有40个引个引脚脚(如右图所示如右图所示)，但，但总线信号数量却大于总线信号数量却大于40，故，故8086采用了分采用了分时复用技术，部分引时复用技术，部分引脚传送两种总线信号。脚传送两种总线信号。二、二、80868086引脚图引脚图12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/ S3A17/ S4A18/ S5A19/ S6BHE/ S7MN/MXRDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET8086CPU80868086的引脚信号的引脚信号注：括号内为该引脚在最大模式下的名称注：括号内为该引脚在最大模式下的名称30微机接口优秀301. 最小模式下引脚信号及功能：最小模式下引脚信号及功能：(2) 地址地址/数据总线数据总线AD15AD0(双向、三态双向、三态) 在一个总线周期的第一个时钟周期用于传送低在一个总线周期的第一个时钟周期用于传送低16bit地址信息，并用地址锁存器锁存以免丢失，地址信息，并用地址锁存器锁存以免丢失， 其它时钟周期可用于传送数据信息，分时传送。其它时钟周期可用于传送数据信息，分时传送。 当当8086执行中断响应周期、保持响应周期时，这执行中断响应周期、保持响应周期时，这些引脚处于高阻状态。些引脚处于高阻状态。(1) GND,VCC（输入）：电源管脚（输入）：电源管脚31微机接口优秀31(3) 地址地址/状态信号线状态信号线A19/S6A16/S3(输出、三态输出、三态) 在总线周期的第一个时钟周期在总线周期的第一个时钟周期(T1)用于输出地用于输出地址信号的最高址信号的最高4bit并锁存。并锁存。 其它时钟周期中用来输出状态信号其它时钟周期中用来输出状态信号S6S3，其中：其中：S6低电平，表示低电平，表示8086当前与总线相连。当前与总线相连。S5表示标志寄存器中表示标志寄存器中“中断允许位中断允许位”的状态的状态(IF)。S4， S3的组合指出了分段情况。如下表所示。的组合指出了分段情况。如下表所示。 S4和和S3的组合提供的分段信息表的组合提供的分段信息表S4S3意意 义义00110101当前正在使用当前正在使用ES附加段附加段当前正在使用当前正在使用SS堆栈段堆栈段当前正在使用当前正在使用CS或者未使用任何段寄存器或者未使用任何段寄存器当前正在使用当前正在使用DS数据段数据段 当当CPU处于处于“保持响应保持响应”状态时，状态时，A19/S6A16/S3置为高阻状态。置为高阻状态。 若执行若执行I/O指令，则由于指令，则由于8086只访问只访问64K个端口，个端口，在在T1周期这周期这4个引脚为低电平。个引脚为低电平。33微机接口优秀33(4) BHE/S7高高8位数据总线允许位数据总线允许/状态线状态线(输出输出, 三态三态) 在在T1状态，该引脚输出状态，该引脚输出BHE信号，表示信号，表示高高8位数据总线位数据总线AD15AD8上的数据是否有效，上的数据是否有效，与地址线与地址线A0一起表示当前总线使用情况。一起表示当前总线使用情况。 在其它时钟周期，输出为状态信号在其它时钟周期，输出为状态信号S7。但但8086芯片，芯片， S7未定义。未定义。BHEAD0总线使用情况总线使用情况0016位数据总线上进行字传送位数据总线上进行字传送01高高8位数据总线上进行字节传送位数据总线上进行字节传送10低低8位数据总线上进行字节传送位数据总线上进行字节传送11无效无效34微机接口优秀34(5) NMI非屏蔽中断请求信号非屏蔽中断请求信号 (输入输入)边沿触发边沿触发，该线上的中断请求信号，该线上的中断请求信号不能用软件屏蔽，电平由低到高，便在当不能用软件屏蔽，电平由低到高，便在当前指令结束后引起中断。前指令结束后引起中断。(6) INTR可屏蔽中断请求信号可屏蔽中断请求信号 (输入输入)高电平有效高电平有效，8086在每一个指令周期的最后在每一个指令周期的最后一个一个T状态采样这条线，若为有效，且状态采样这条线，若为有效，且IF=1，则，则8086在执行完当前指令即转入中断响应周期。在执行完当前指令即转入中断响应周期。35微机接口优秀35(7) CLK系统时钟输入信号系统时钟输入信号 时钟信号为时钟信号为CPU和总线控制逻辑电路和总线控制逻辑电路提供定时脉冲提供定时脉冲。常用。常用INTEL8284A时钟发时钟发生器提供生器提供CLK信号。信号。(8) RD读信号读信号 (输出，三态输出，三态)低电平有效。表示将对内存或低电平有效。表示将对内存或I/O端口端口读操作。由读操作。由M/IO信号决定是对存储器读还信号决定是对存储器读还是对是对I/O端口读。端口读。36微机接口优秀36(9) RESET系统复位信号系统复位信号 (输入输入)高电平有效高电平有效，高电平维持，高电平维持4个时钟周期个时钟周期以上时，以上时，8086立即结束现行操作，进入内立即结束现行操作，进入内部复位状态，部复位状态，CPU各内部寄存器被设置为各内部寄存器被设置为初初值值：CS=0FFFFH，FR、IP、DS、ES、SS及其它寄存器均初始化为及其它寄存器均初始化为0000H。(10) READY准备就绪信号准备就绪信号 (输入输入)高电平有效高电平有效，是从所寻址的，是从所寻址的存储器存储器或或I/O电路电路来的响应信号，用于解决来的响应信号，用于解决CPU与慢速存储与慢速存储器或器或I/O电路的电路的同步问题同步问题。37微机接口优秀37(12) MN/MX最小最小/最大模式控制信息最大模式控制信息低电平低电平 8086处于最大模式。处于最大模式。高电平高电平 8086处于最小模式。处于最小模式。 低电平有效。与低电平有效。与WAIT等待指令结合使等待指令结合使用，当用，当CPU执行执行WAIT指令时，指令时，CPU处于空处于空转状态进行等待直到检测到转状态进行等待直到检测到TEST信号有效信号有效时结束，时结束，CPU继续往下执行指令继续往下执行指令。(11) TEST测试信号测试信号 (输入输入)38微机接口优秀38(13) M/IO，存储器存储器/输入输出操作选择信号输入输出操作选择信号 (输出，三态输出，三态)区分区分CPU进行的是存储器还是进行的是存储器还是I/O访问，见访问，见下表。下表。RDM/IO操操 作作1000读存储器数据读存储器数据读读I / O端口数据端口数据 RD与与 M/IO的组合及对应的操作表的组合及对应的操作表39微机接口优秀39(14) DEN数据允许信号数据允许信号(输出，三态输出，三态) 外接数据总线收发器外接数据总线收发器8286/8287的的选通信选通信号，低电平有效号，低电平有效。(15) DT/ R数据收发控制信号数据收发控制信号 (输出、三态输出、三态)DT/R即为即为8086输出给数据总线收发输出给数据总线收发器的控制信号。器的控制信号。 DT/R高电平高电平，8086发送发送数据；数据； DT/R低电平低电平，8086接收接收数据。数据。40微机接口优秀40(16) WR写信号写信号 (输出，三态输出，三态)1000CPU对存储器进行写操作对存储器进行写操作CPU对对I/O端口进行写操作端口进行写操作 WR与与 M/IO 的组合及对应的操作表的组合及对应的操作表操操 作作WRM/IO低电平有效。低电平有效。WR与与M/IO的组合对应的组合对应的操作如下表所示。的操作如下表所示。41微机接口优秀41(17) INTA中断响应信号中断响应信号 (输出，三态输出，三态)低电平有效低电平有效，CPU响应外部响应外部可屏蔽中断可屏蔽中断请求以后，便发出中断响应信号，作为对中请求以后，便发出中断响应信号，作为对中断请求的回答。断请求的回答。(18) ALE地址锁存允许信号地址锁存允许信号 (输出输出)高电平有效高电平有效，此信号在，此信号在T1状态有效，为状态有效，为地址码锁存的选通信号，送地址锁存器。地址码锁存的选通信号，送地址锁存器。42微机接口优秀42 高电平有效高电平有效。系统中其他的总线主设系统中其他的总线主设备要获得对总线的控制权时，向备要获得对总线的控制权时，向8086发出发出高电平的高电平的HOLD信号信号。(19) HOLD保持请求信号保持请求信号 (输入输入)(20) HLDA保持响应信号保持响应信号 (输出输出) 高电平有效。高电平有效。当当CPU响应保持请求响应保持请求HOLD时，便发出时，便发出HLDA高电平的应答信号，高电平的应答信号，从而将从而将总线控制权让给发出保持请求的设备。总线控制权让给发出保持请求的设备。43微机接口优秀438086最小模式系统最小模式系统44微机接口优秀441片时钟发生器片时钟发生器8284A8086最小模式系统硬件组成：最小模式系统硬件组成： 8284A为系统提供符合要求的为系统提供符合要求的CLK时钟信号和时钟信号和准备好信号准备好信号READY和复位信号和复位信号RESET。8284A和和振荡源之间有以下两种不同的连接方式：振荡源之间有以下两种不同的连接方式：n脉冲发生器做振荡源脉冲发生器做振荡源n晶体振荡器做振荡源晶体振荡器做振荡源 无论采用哪种方法，无论采用哪种方法，8284A输出的时钟频率均输出的时钟频率均为振荡源频率的为振荡源频率的1/3。45微机接口优秀453片地址锁存器片地址锁存器8282（8283）或）或74LS373 8282是带有三态缓冲器的是带有三态缓冲器的8位通用数据位通用数据锁存器，功能是锁存锁存器，功能是锁存CPU发出的动态地址。发出的动态地址。为何需要为何需要3片地址锁存器？片地址锁存器？思考：思考：46微机接口优秀462片总线收发器片总线收发器8286/8287 当系统中所连存储器和外设较多时，需当系统中所连存储器和外设较多时，需要通过总线收发器增强数据总线的驱动能力。要通过总线收发器增强数据总线的驱动能力。为何需要为何需要2片总线收发器？片总线收发器？思考：思考：2. 最大模式下引脚信号及功能最大模式下引脚信号及功能 若将若将8086的的MN/MX引脚接地便工作在引脚接地便工作在最大模式。此时仅最大模式。此时仅2431引脚信号与最小模引脚信号与最小模式不同，如下表所示。式不同，如下表所示。引脚编号引脚编号最小模式最小模式最大模式最大模式2425262728293031QS1QS0S0S1S2LOCKRQ/GT1RQ/GT0INTAALEDENDT/RM/IOWRHLDAHOLD 两种模式下两种模式下8086的的2431引脚信号表引脚信号表48微机接口优秀48在最大模式下，这三个信号组合起来指出在最大模式下，这三个信号组合起来指出当前总线周期所进行的操作类型，见下表。当前总线周期所进行的操作类型，见下表。 2， 1和和 0编码与总线周期表编码与总线周期表SSS发中断响应信号发中断响应信号读读I/O端口端口写写I/O端口端口暂停暂停取指令取指令读存储器读存储器写存储器写存储器 无源状态无源状态010101010000111100110011S总线周期总线周期2S10S(21) S2,S1,S0总线周期状态信号总线周期状态信号 (输出、三态输出、三态)49微机接口优秀49(22) RQ/GT1和和RQ/GT0总线请求总线请求/允许信号允许信号 (双向双向)在最大模式下，用于在最大模式下，用于8086CPU与其它与其它协处理器之间交换总线使用权，和最小模协处理器之间交换总线使用权，和最小模式下的式下的HOLD及及HLDA类同。类同。RQ/GT1和和RQ/GT0是两个同类型的信号，表示可以同时是两个同类型的信号，表示可以同时连接两个协处理器，连接两个协处理器，其中其中RQ/GT0优先级较优先级较高高。50微机接口优秀50(23) LOCK总线封锁信号总线封锁信号 (输出，三态输出，三态)此信号有效时，系统中其他总线主部件此信号有效时，系统中其他总线主部件不能占有总线。这个信号由软件设置，当在不能占有总线。这个信号由软件设置，当在指令前加上指令前加上LOCK前缀时，则在执行这条指前缀时，则在执行这条指令期间，令期间，LOCK保持低电平，该条指令执行保持低电平，该条指令执行完毕后完毕后LOCK引脚变为高电平。另外引脚变为高电平。另外8086在在两个中断响应周期之间，两个中断响应周期之间，LOCK信号也自动信号也自动变为有效电平，以防一个完整的中断响应被变为有效电平，以防一个完整的中断响应被其它部件占有总线而间断。其它部件占有总线而间断。51微机接口优秀51(24) QS1和和QS0指令队列状态信号指令队列状态信号 (输出输出)QSQS1 1和和QSQS0 0编码与队列状态表编码与队列状态表QS1QS0 队列状态队列状态00110101空操作空操作取走指令的第一个字节取走指令的第一个字节队列空队列空从队列里取出的字节是指令的后续字节从队列里取出的字节是指令的后续字节8086CPU时钟发生器(8284A)8288CLKDENALEMN / MXSTBOEOETIORCIOWC数据总线MRDCMWTCBHE8282382862CLKREADYRESETBHES0S1S2S0S1S2DT/RA19A0D15D0INTAA19A16AD15AD0 1READYRESET总线控制器地址总线53微机接口优秀531片总线控制器片总线控制器82888086最大模式系统硬件组成：最大模式系统硬件组成：n局部总线方式局部总线方式（IOB高电平高电平）n系统总线方式系统总线方式（IOB低电平低电平）8288有两种工作方式，由有两种工作方式，由IOB引脚选择：引脚选择： 8086CPU工作于最大模式时，不直接产生总工作于最大模式时，不直接产生总线控制信号，而是在每个总线周期开始之前输出线控制信号，而是在每个总线周期开始之前输出状态信息状态信息S2、S1和和S0，用于指示该总线周期的操，用于指示该总线周期的操作类型。作类型。8288用来对用来对S2、S1和和S0译码，产生相译码，产生相应的总线命令和控制信号。应的总线命令和控制信号。54微机接口优秀54三、三、8086系统中的堆栈系统中的堆栈1. 堆栈的定义堆栈的定义堆栈是存储器中的一个特堆栈是存储器中的一个特殊数据区，其功能是按殊数据区，其功能是按“后进先出后进先出”的原则存放的原则存放需要暂时保存的数据。存需要暂时保存的数据。存放信息的最后一个单元叫放信息的最后一个单元叫做做栈顶栈顶，用堆栈指针，用堆栈指针SP(Stack Pointer)指示。指示。55微机接口优秀55堆栈段起始地址堆栈段起始地址栈底及初始栈顶栈底及初始栈顶 地址地址 存储单元存储单元10200H10202H10204H10206H10208H1020AH1020CH10230H 00 11 SS 10 20SP初值初值 00 30堆栈的初始化堆栈的初始化56微机接口优秀56入栈操作入栈操作栈顶栈顶PUSH AX 12 34PUSH BX 1A B110200H10202H10204H10206H10208H1022CH1022EH10230H 00 11 SS 10 20 SP 00 30栈栈底底00 2E00 30堆栈段堆栈段的起始的起始地址地址34 12B1 1A00 2E00 2C57微机接口优秀57出栈操作出栈操作栈顶栈顶POP AXPOP BX10200H10202H10204H10206H10208H1022CH B1 1A1022EH 34 1210230H 00 11 SS 10 20 SP 00 2C(栈底栈底)堆栈段堆栈段起始地起始地址址00 2E00 30 1A B1 12 3458微机接口优秀582. 堆栈操作堆栈操作无论压入还是弹出，无论压入还是弹出，SP始终指向堆栈栈顶。始终指向堆栈栈顶。n压入压入(PUSH)n弹出弹出(POP)把数据推入堆栈称为把数据推入堆栈称为“压入压入”，压入数据时，压入数据时，先将（先将（SP）-2送入送入SP，然后再与，然后再与SS形成存储形成存储器的物理地址，将数据存入。器的物理地址，将数据存入。从堆栈取数据称为从堆栈取数据称为“弹出弹出”，弹出数据时，弹出数据时，先从当前先从当前SS和和SP形成的物理地址取数据，然形成的物理地址取数据，然后将（后将（SP）+2送入送入SP。 堆栈操作以堆栈操作以字字为单位进行，且堆栈中的数据须按为单位进行，且堆栈中的数据须按规则规则字字存放，即存放，即低低字节在字节在偶偶地址单元，地址单元，高高字节在字节在奇奇地址单元。地址单元。59微机接口优秀59 3.3 8088微处理器微处理器8088是是Intel公司继公司继8086之后推出的简化之后推出的简化版。版。 IBM公司采用公司采用8088CPU于于1981年推出年推出了了IBM PC机机, 开创了个人计算机的开创了个人计算机的新时代新时代。60微机接口优秀60一、一、8088的功能结构的功能结构8088的内部结构与的内部结构与8086基本相同基本相同,都是都是16位位CPU,只是外部数据总线的宽度不同。只是外部数据总线的宽度不同。 8086的外部数据总线宽度为的外部数据总线宽度为16位位,而而8088的外部的外部数据总线宽度为数据总线宽度为8位位,故称故称8088为准为准16位位CPU 。 内部结构不同点内部结构不同点:8086的的BIU中有一个中有一个6字节的指字节的指令队列令队列,而而8088的的BIU中只有一个中只有一个4字节的指令队字节的指令队列。列。当当8088指令队列有指令队列有1个字节个字节空余空余(8086为为2个个字节空余字节空余)时时,BIU将自动取指到指令队列。将自动取指到指令队列。61微机接口优秀61 8088采用双列直采用双列直插式封装，有插式封装，有40个引个引脚脚(如右图所示如右图所示)，电源，电源为单一为单一+5V,主时钟频主时钟频率为率为4.77MHz,但总线但总线信号数量却大于信号数量却大于40，AD0-AD7采用了分采用了分时复用技术，部分引时复用技术，部分引脚传送两种总线信号。脚传送两种总线信号。12345678910111213141516171819204039383736353433323130292827262524232221GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/ S3A17/ S4A18/ S5A19/ S6SSO/ (HIGH)MN/MXRDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)IO/ M (S2)DT/R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET8088CPU8088的引脚信号的引脚信号注：括号内为该引脚在最大模式下的名称注：括号内为该引脚在最大模式下的名称二、二、80888088引脚图引脚图