计算机组成原理重点难点剖析

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,计算机组成原理重点难点剖析,哈尔滨工业大学,唐朔飞,2010,年,12,月,10,日,使读者对计算机总体结构有一概括的了解，初步建立整机概念，并引导学生以宏观思想为指导，微观物质为基础的辩证唯物主义观点来认识计算机。,第,1,章 计算机系统概论,第,篇 概论,第,章 计算机系统概论,计算机,第篇,计算机系统的硬件结构,计算机,I/O,系统总线,存储器,CPU,第章 计算机系统概论,CPU,内部互连,ALU,CU,寄存器,中央处理器,第,篇,CPU,计算机,I/O,系统总线,存储器,CPU,第章 计算机系统概论,CPU,内部互连,ALU,CU,寄存器,中央处理器,寄存器,和解码器,控制单元,排队,逻辑,控制,存储器,第篇,CU,计算机,I/O,系统总线,存储器,CPU,第章 计算机系统概论,基本概念,1,.,计算机系统及计算机系统的层次结构,第,章 计算机系统概论,计算机系统的层次结构,高级语言,虚拟机器,M,3,汇编语言,虚拟机器,M,2,操作系统,虚拟机器,机器语言,实际机器,M,1,微指令系统,微程序机器,M,0,用编译程序翻译,成汇编语言程序,用汇编程序翻译,成机器语言程序,用机器语言解释操作系统,用微指令解释机器指令,由硬件直接执行微指令,软,件,硬,件,虚拟机器,M,4,虚拟机器,M,3,虚拟机器,M,2,实际机器,M,1,微程序机器,M,0,基本概念,1,.,计算机系统及计算机系统的层次结构,2,.,硬件、计算机、主机、,CPU,、主存、,辅存、外部设备,3.,软件、系统软件、应用软件,4,.,高级语言、汇编语言、机器语言,第,章 计算机系统概论,7,.,机器字长、指令字长、存储字长,8.,计算机硬件技术指标,6.,存储单元、存储元件、存储基元、存储字、,存储字长、存储容量,5.,计算机组成和计算机体系结构,第章 计算机系统概论,基本概念,1,2,3,5,6,7,9,8,4,CU,控制,单元,主存储器,MDR,MAR,存储体,CPU,PC,控制器,IR,运算器,MQ,ACC,ALU,X,I/O,重点,：,主机完成一条指令的信息流程,(,以存数指令为例,),取指令,分析指令,执行指令,取指阶段,执行阶段,访存,访存,完成一条指令,难点,如何区分存放在存储器中的指令和数据,取指阶段取出的是,指令,执行阶段取出的是,数据,第章 计算机系统概论,重点,第,章 系统总线,1,.,有关总线的基本概念,什么是总线总线上信息传输的特点,总线宽度总线带宽总线复用总线传输周期,例,假设总线的时钟频率为,100,MHz,，总线的传输周期为,4,个时钟周期，总线的宽度为,32,位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？,解：,根据总线时钟频率为,100,MHz,，,得,1,个时钟周期为,1/100 MHz =,0.01,s,总线传输周期为,0.01s4 =,0.04,s,由于总线的宽度为,32,位,=,4,B,（字节）,故总线的数据传输率为,4,B/,（,0.04s,）,=,100,MBps,总线带宽（总线的数据传输率）,与总线的宽度和总线的时钟频率有关,例,假设总线的时钟频率为,100,MHz,，总线的传输周期为,4,个时钟周期，总线的宽度为,32,位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？,总线带宽（总线的数据传输率）,与总线的宽度和总线的时钟频率有关,若想提高一倍数据传输率,(1),在不改变总线时钟频率的前提下,数据线宽度改为,64,位,(2),保持数据宽度为,32,位,总线的时钟频率增加到,200,MHz,。,重点,2,.,如何克服总线的瓶颈,3,.,如何对总线进行管理，包括,判优控制,和,通信控制,第,章 系统总线,1,.,有关总线的基本概念,什么是总线总线上信息传输的特点,总线宽度总线带宽总线复用总线传输周期,（,1,） 集中式判优控制方式一,链式查询,总,线,控,制,部,件,I/O,接口0,BS,BR,I/O,接口1,I/O,接口,n,BG,数据线,地址线,BS,-,总线忙,BR-,总线请求,BG-,总线同意,0,BS,-,总线忙,BR-,总线请求,总,线,控,制,部,件,数据线,地址线,I/O,接口0,BS,BR,I/O,接口1,I/O,接口,n,设备地址,（,2,）集中式判优控制方式二,计数器定时查询,I/O,接口1,计数器,设备地址,1,排队器,排队器,（,3,）集中式判优控制方式三,独立请求,总,线,控,制,部,件,数据线,地址线,I/O,接口0,I/O,接口1,I/O,接口,n,BR,0,BG,0,BR,1,BG,1,BR,n,BG,n,BG-,总线同意,BR-,总线请求,同步通信 采用公共时钟（结合波形）,难点：,第章 系统总线,总线的通信控制,读,命令,同步式数据输入,T,1,总线传输周期,T,2,T,3,T,4,时钟,地址,数据,同步通信 采用公共时钟（结合波形）,难点：,异步通信 应答方式（不互锁、半互锁、全互锁）,第章 系统总线,总线的通信控制,不互锁,半互锁,全互锁,异步通信,主设备,从设备,请,求,回,答,单机,多机,网络通信,同步通信 采用公共时钟（结合波形）,难点：,异步通信 应答方式（不互锁、半互锁、全互锁）,半同步通信 采用公共时钟插入等待周期,第章 系统总线,总线的通信控制,读,命令,WAIT,地址,数据,时钟,总线传输周期,T,1,T,2,T,W,T,W,T,3,T,4,半同步通信（,同步,、,异步,结合）,同步通信 采用公共时钟（结合波形）,难点：,异步通信 应答方式（不互锁、半互锁、全互锁）,半同步通信 采用公共时钟插入等待周期,分离式通信 均为主模块、同步方式,最充分发挥了总线的有效占用,第章 系统总线,总线的通信控制,1.,存储系统的层次结构,Cache,主存和主存辅存层次的作用,程序访问的局部性原理与存储系统层次结构,的关系,重点,第章 存储器,缓存 主存层次和主存 辅存层次,缓存,CPU,主存,辅存,10,ns,20,ns,200,ns,ms,缓存,主存,辅存,主存,虚拟存储器,虚地址,逻辑地址,实地址,物理地址,主存储器,（速度）,（容量）,1.,存储系统的层次结构,Cache,主存和主存辅存层次的作用,程序访问的局部性原理与存储系统层次结构,的关系,重点,2.,主存、,Cache,、磁表面存储器的工作原理,及技术指标,第章 存储器,主存的基本组成,存储体,驱动器,译码器,MAR,控制电路,读,写,电,路,MDR,地址总线,数据总线,读,写,主存和,CPU,的联系,MDR,MAR,CPU,主 存,读,数据总线,地址总线,写,Cache,的基本结构,Cache,替换机构,Cache,存储体,主存,Cache,地址映射,变换机构,由,CPU,完成,磁记录原理,写,局部磁化单元,载磁体,写线圈,S,N,I,局部磁化单元,写线圈,S,N,铁芯,磁通,磁层,写入“0”,写入“1”,I,N,读线圈,S,读线圈,S,N,铁芯,磁通,磁层,运动方向,运动方向,s,s,t,t,f,f,e,e,读出,“0”,读出 “1”,读,磁记录原理,主存,容量 速度 带宽,Cache,容量 速度 访问效率,命中率,平均访问时间,磁盘,容量 记录密度,平均寻址时间 数据传输率,技术指标,1.,存储系统的层次结构,Cache,主存和主存辅存层次的作用,程序访问的局部性原理与存储系统层次结构,的关系,重点,2.,主存、,Cache,、磁表面存储器的工作原理,及技术指标,第章 存储器,3.,半导体存储芯片的外特性以及与,CPU,的连接,存储器与,CPU,的连接,(1) 地址线的连接,(2) 数据线的连接,(3) 读/写线的连接,(4) 片选线的连接,(5) 合理选用芯片,(6) 其他 时序、负载,例,设,CPU,有,16,根地址线,，,8,根数据线，,MREQ,访存控制信号（低电平有效），,WR,读/写控制信号（高电平为读，低电平为写）,RAM,：,1K4位；4K8位；8K8,位,R,OM,：,2K8位；4K8位；8K8,位,74LS138,译码器和各种门电路,画出,CPU,与存储器的连接图，要求, 主存地址空间分配：,6000H,67FFH,为系统程序区；,6800H,6BFFH,为用户程序区。, 合理选用上述存储芯片，说明各选几片？, 详细画出存储芯片的片选逻辑图。,解:,(1) 写出对应的二进制地址码,(2) 确定芯片的数量及类型,0 1 1 0,0 0 0 0,0 0 0 0,0 0 0 0,A,15,A,14,A,13,A,11,A,10, A,7,A,4,A,3,A,0,0 1 1 0,0 1 1 1,1 1 1 1,1 1 1 1,0 1 1 0,1 0 0 0,0 0 0 0,0 0 0 0,0 1 1 0,1 0 1 1,1 1 1 1,1 1 1 1,2,K,8,位,1K,8,位,RAM,2片,1K,4,位,ROM,1片2,K,8,位,(3) 分配地址线,A,10, A,0,接 2,K, 8,位,ROM,的地址线,A,9, A,0,接 1,K, 4,位,RAM,的地址线,(4) 确定片选信号,C,B,A,0 1 1 0,0 0 0 0,0 0 0 0,0 0 0 0,A,15,A,13,A,11,A,10, A,7,A,4,A,3,A,0,0 1 1 0,0 1 1 1,1 1 1 1,1 1 1 1,0 1 1 0,1 0 0 0,0 0 0 0,0 0 0 0,0 1 1 0,1 0 1 1,1 1 1 1,1 1 1 1,2K,8,位,1,片,ROM,1K,4,位,2,片,RAM,2,K8,位,ROM,1K4,位,RAM,1K4,位,RAM,&,PD/,Progr,Y,5,Y,4,G,1,C,B,A,G,2B,G,2A,.,.,MREQ,A,14,A,15,A,13,A,12,A,11,A,10,A,9,A,0,.,D,7,D,4,D,3,D,0,WR,.,(,5,),CPU,与存储器的连接图,1.,存储系统的层次结构,Cache,主存和主存辅存层次的作用,程序访问的局部性原理与存储系统层次结构,的关系,重点,2.,主存、,Cache,、磁表面存储器的工作原理,及技术指标,第章 存储器,3.,半导体存储芯片的外特性以及与,CPU,的连接,4,.,如何提高访存速度,1,.,在可按字节和字寻址的存储器中，数据的存放方式不同,难点,第章 存储器,高位字节,地址为字地址,低位字节,地址为字地址,字地址,字节地址,11,10,9,8,7,6,5,4,3,2,1,0,8,4,0,字地址,字节地址,8,9,10,11,4,5,6,7,0,1,2,3,8,4,0,例,1 2 3 4 5 6 7 8 H,的存放方式,78H,56H,34H,12H,8,4,0,12H,34H,56H,78H,8,4,0,2,.,对于一定容量的存储器，按字节或字访问,的寻址范围是不同的,难点,第章 存储器,1,.,在可按字节和字寻址的存储器中，数据的存放方式不同,如,16 MB,（,2,27,位）,的存储器,按,字节,寻址,按,字（,16,位）,寻址,按,字,（,32,位）,寻址,2,24,= 16,M,2,23,= 8 M,2,22,= 4 M,寻址范围,容量,2,24,= 2,27,位,2,2,3,= 2,27,位,2,2,2,= 2,27,位,字节,寻址,字（,16,位）,寻址,字,（,32,位）,寻址,24,位,23,位,22,位,字节地址,字节地址,2,3,2,4,2,5,难点,第章 存储器,3.,多体并行结构存储器顺序编址和交叉编址,对访存速度的影响,2,.,对于一定容量的存储器，按字节或字访问,的寻址范围是不同的,1,.,在可按字节和字寻址的存储器中，数据的存放方式不同,多体并行系统,(1) 高位交叉,M,0,M,1,M,2,M,3,体内地址,体号,体号,地址,0,0,0000,00,0001,00,1111,0,1,0000,01,0001,01,1111,10,0000,10,0001,10,1111,11,0000,11,0001,11,1111,顺序编址,各个体并行工作,M,0,地址,0,1,n,1,M,1,n,n,+1,2,n,1,M,2,2,n,2,n,+1,3,n,1,M,3,3,n,3,n,+1,4,n,1,地址译码,体内地址,体号,体号,(1) 高位交叉,M,0,M,1,M,2,M,3,体号,体内地址,地址,0,000,00,0,000,01,0,000,10,0,000,11,0001,00,0001,01,0001,10,0001,11,1111,00,1111,01,1111,10,1111,11,(,2),低位交叉,各个体轮流编址,M,0,地址,0,4,4,n,4,M,1,1,5,4,n,3,M,2,2,6,4,n,2,M,3,3,7,4,n,1,地址译码,体号,体内地址,体号,(,2),低位交叉,各个体轮流编址,低位交叉的特点,在不改变存取周期的前提下，增加存储器的带宽,时间,单体,访存周期,单体,访存周期,启动存储体 0,启动存储体 1,启动存储体 2,启动存储体 3,设四体低位交叉存储器，存取周期为,T,，总线传输周期为,，为实现流水线方式存取，应满足,T,4,。,连续读取,4,个字所需的时间为,T,(4,1),难点,第章 存储器,3.,多体并行结构存储器顺序编址和交叉编址,对访存速度的影响,2,.,对于一定容量的存储器，按字节或字访问,的寻址范围是不同的,1,.,在可按字节和字寻址的存储器中，数据的存放方式不同,4.,不同的,Cache ,主存地址映射，直接影响主存地址字段的分配、替换策略及命中率,（1） 直接映射,每个缓存块,i,可以和,若干,个,主存块,对应,每个主存块,j,只能和,一,个,缓存块,对应,i,=,j,mod,C,字块2,m,1,字块2,c+1,字块2,c+1,1,字块2,c,+1,字块2,c,字块2,c,1,字块,1,字块0,主存储体,字块 1,标记,字块 0,标记,字块 2,c,1,标记,Cache,存储体,t,位,0,1,C1,字块,字块地址,主存字块标记,t,位,c,位,b,位,主存地址,比较器（,t,位）,=,不命中,有效位=1？,*,m,位,Cache,内地址,否,是,命中,字块2,c+1,字块2,c,字块0,字块 0,（2） 全相联映射,主存,中的,任一块,可以映射到,缓存,中的,任一块,字块2,m,1,字块2,c,1,字块1,字块0,字块2,c,1,字块1,字块0,标记,标记,标记,主存字块标记,字块内地址,主存地址,m = t + c,位,b,位,m,=,t+c,Cache,存储器,主存储器,字块0,字块2,m,1,字块2,c-r+1,字块2,c-r,+,1,字块2,c-r,字块2,c-r,字块1,字块0,字块 3,标记,字块 1,标记,字块 2,c,1,标记,字块 2,标记,字块 0,标记,字块 2,c,2,标记,字块内地址,组地址,主存字块标记,s = t + r,位,q,=,c,r,位,b,位,组,0,1,2,c-r,1,主存地址,Cache,主存储器,m,位,共,Q,组,，每组内两块（,r = 1),1,某一主存块,j,按模,Q,映射到,缓存,的第,i,组,中的,任一块,i,=,j,mod,Q,直接映射,全相联映射,字块0,字块 1,字块 0,字块2,c-r,字块2,c-r+1,（3）组相联映射,假设主存容量为,512 KB,，,Cache,容量为,4KB,，每个字块为,16,个字，每个字,32,位。,例,根据,Cache,容量为,4KB,得,Cache,地址,12,位,4KB/4B = 1K,字,1K/16 = 64,块,根据,512KB,得主存地址,19,位,512KB/4B = 128K,字,128K/16 = 8192,块。,（,1,）,Cache,地址有多少位？可容纳多少块？,（,2,）主存地址有多少位？可容纳多少块？,（,3,）在直接映射方式下，主存的第几块映射到,Cache,中的第,5,块（设起始字块为第,1,块）？,主存的第,5,，,64 + 5,，,264 + 5,，,，,8192 64 + 5,块,能映射到,Cache,的第,5,块,（,4,）画出直接映射方式下主存地址字段中各段的位数,在直接映射方式下，主存地址字段的各段位数分配如图所示。其中字块内地址为,6,位（,4,位表示,16,个字，,2,位表示每字,32,位），缓存共,64,块，故缓存字块地址为,6,位，主存字块标记为主存地址长度与,Cache,地址长度之差，即,19 - 12 = 7,位。,假设主存容量位,512K16,位，,Cache,容量为,409616,位，,块长为,4,个,16,位的字，访存地址为,字地址,。,例,根据,Cache,容量为,4K,字，得,Cache,字地址为,12,位。,根据块长为,4,，按字访问，得字块内地址,2,位，,Cache,共有,4K/4 = 1024,块，,根据主存容量为,512K,，得主存字地址,19,位。,主存地址格式,（,1,）在直接映射方式下，设计主存的地址格式。,假设主存容量位,512K16,位，,Cache,容量为,409616,位，,块长为,4,个,16,位的字，访存地址为,字地址,。,例,（,3,）在二路组相联映射方式下，设计主存的地址格式。,二路组相联，即一组内有,2,块，,Cache,共分,1024,块,1024/2 = 512,组，,2,9,= 512,，组地址,9,位,（,2,）在全相联映射方式下，设计主存的地址格式。,假设主存容量位,512K16,位，,Cache,容量为,409616,位，,块长为,4,个,16,位的字，访存地址为,字地址,。,例,根据块长不变,4,个,16,位的字 访存地址仍为字（,16,位）地址,容量为,512K32,位 相当于容量为,1024K16,位,得主存地址,20,位,四路组相联，即一组内,4,块,Cache,共有,1024/4 = 256,组,2,8,= 256,组地址为,8,位,（,4,）主存容量为,512K32,位，块长不变，在四路组相联映射,方式下，设计主存的地址格式。,1,.,主机与,I/O,交换信息的三种控制方式,重点,第,章 输入输出系统,三种方式的,CPU,工作效率比较,存取周期结束,CPU,执行现行程序,CPU,执行现行程序,DMA,请求,启动,I/O,I/O,准备,I/O,准备,一个存取周期,实现,I/O,与主存,之间的传送,CPU,执行,现行程序,CPU,查询等待并传输,I/O,数据,CPU,执行,现行程序,启动,I/O,I/O,准备及传送,指令执行周期结束,CPU,执行现行程序,CPU,执行现行程序,启动,I/O,中断请求,I/O,准备,I/O,准备,CPU,处理中断服务程序,实现,I/O,与主机之间的传送,间,断,启动,I/O,启动,I/O,I/O,准备,中断请求,启动,I/O,I/O,准备,一个存取周期,DMA,请求,程序,查询,方式,程序,中断,方式,DMA,方式,I/O,准备及传送,间,断,I/O,准备,I/O,准备,1,.,主机与,I/O,交换信息的三种控制方式,重点,第章 输入输出系统,2.,程序查询方式特点、接口电路、工作原理,设备选择电路,DBR,Q,Q,&,数据线,准备就绪,启动命令,地址线,SEL,输入数据,启动设备,设备工作,结束,D,B,程序查询方式的接口电路,1,0,1,0,以输入为例,1,.,主机与,I/O,交换信息的三种控制方式,重点,第章 输入输出系统,2.,程序查询方式特点、接口电路、工作原理,3.,程序中断方式特点、接口电路、工作原理,设备选择电路,DBR,D,Q,&,数据线,启动命令,地址线,SEL,输入数据,启动设备,设备工作,结束,&,1,Q,Q,D,INTR,B,Q,Q,MASK,设备编码器,排队器,中断查询,来自高一级,的排队器,至低一级,的排队器,向量地址,中断响应,INTA,中断请求,命令译码,I/O,中断处理过程,1,0,&,DBR,设备选择电路,0,1,以输入为例,1,.,主机与,I/O,交换信息的三种控制方式,重点,第章 输入输出系统,2.,程序查询方式特点、接口电路、工作原理,3.,程序中断方式特点、接口电路、工作原理,4. DMA,方式特点、接口电路、工作原理,BR,设备,DMA,控,制,逻,辑,中,断,机,构,AR,WC,DAR,DMA,接口,主,存,CPU,+1,+1,数据传送过程（输入）,DREQ,HRQ,HLDA,地址线,DACK,数据线,溢出信号,中断请求,AR,WC,+1,+1,BR,BR,BR,BR,BR,难点,1.,处理,I/O,中断的各类软、硬件技术的运用,2,.,DMA,与主存交换数据的三种方法各自的特点,第章 输入输出系统,DMA,与主存交换数据的三种方式,(1) 停止,CPU,访问主存,控制简单,CPU,处于不工作状态或保持状态,未充分发挥,CPU,对主存的利用率,主存工作时间,CPU,不执行程序,DMA,不工作,DMA,不工作,DMA,工作,CPU,控制,并使用主存,DMA,控制,并使用主存,t,(2) 周期挪用（或周期窃取）,DMA,访问主存有三种可能,CPU,此时不访存,CPU,正在访存,CPU,与,DMA,同时请求访存,此时,CPU,将总线控制权让给,DMA,主存工作时间,CPU,控制,并使用主存,DMA,控制,并使用主存,t,(3),DMA,与,CPU,交替访问,主存工作时间,DMA,控制,并使用主存,CPU,控制,并使用主存,t,CPU,工作周期,C,1,专供,DMA,访存,C,2,专供,CPU,访存,所有指令执行过程中的一个基准时间,不需要,申请建立和归还,总线的使用权,难点,1.,处理,I/O,中断的各类软、硬件技术的运用,2,.,DMA,与主存交换数据的三种方法各自的特点,3. DMA,传送过程 预处理 数据传送 后处理,第章 输入输出系统,预处理,：,主存起始地址,设备地址,传送数据个数,启动设备,DMA,DMA,DMA,数据传送,：,继续执行主程序,同时完成一批数据传送,后处理,：,中断服务程序,做,DMA,结束处理,继续执行主程序,CPU,DMA,传送过程示意,允许传送？,主存地址送总线,数据送,I/O,设备（或主存 ）,修改,主存地址,修改,字计数器,数据块,传送结束？,向,CPU,申请,程序中断,DMA,请求,否,否,是,是,数据传送,难点,1.,处理,I/O,中断的各类软、硬件技术的运用,2,.,DMA,与主存交换数据的三种方法各自的特点,3. DMA,传送过程 预处理 数据传送 后处理,第章 输入输出系统,4.,周期窃取的含义,5,.,CPU,响应中断请求和,DMA,请求的时间,1,.,机器中有符号数和无符号数的表示，,0,的表示,重点,第章 计算机的运算方法,2.,各种机器数（原码、补码、反码、移码）的,应用场合及其它们与真值的相互转换,如：寄存器的内容为,FF,，当其分别表示为原码、,补码、 反码、移码时所对应的真值分别为多少,例,00000000,00000001,00000010,01111111,10000000,10000001,11111101,11111110,11111111,128,129,-0,-1,-128,-127,-127,-126,二进制代码,无符号数,对应的真值,原码对应,的真值,补码对应,的真值,反码对应,的真值,0,1,2,127,253,254,255,-125,-126,-127,-3,-2,-1,-2,-1,-0,+0,+1,+2,+127,+0,+1,+2,+127,+0,+1,+2,+127,+0,设机器数字长为 8 位（其中位为符号位）,对于整数，当其分别代表无符号数、原码、补码和,反码时，对应的真值范围各为多少？,3,.,机器字长确定以后，对应定点机和浮点机中,各种机器数的表示范围,重点,第章 计算机的运算方法,定点表示,小数点按约定方式标出,S,f,S,1,S,2,S,n,数符,数值部分,小数点位置,S,f,S,1,S,2,S,n,数符,数值部分,小数点位置,或,定点机,小数定点机,整数定点机,原码,补码,反码,(1,2,-,n,) +(1,2,-,n,),1, +(1,2,-,n,),(1,2,-,n,) +(1,2,-,n,),(2,n,1) +( 2,n,1),2,n, +( 2,n,1),(2,n,1) +( 2,n,1),负数区,正数区,下溢,0,上溢,上溢,2,(,2,m,1),( 1,2,n,),2,(,2,m,1),(1,2,n,),2,(,2,m,1),2,n,最小负数,最大正数,最小正数,2,(,2,m,1),2,n,最大负数,最大正数,最小正数,最大负数,最小负数,2,15,(1,2,10,),2,15,2,10,2,15,2,10,2,15,(1,2,10,),0,1111; 0.1111111111,1,0001; 0.0000000001,1,0001; 1.1111111111,0,1111; 1.0000000001,真值,补码,设,n,= 10，,m,= 4，,阶符、数符各取 1位。,写出对应下图所示的浮点数的补码形式。,浮点表示,3,.,机器字长确定以后，对应定点机和浮点机中,各种机器数的表示范围,重点,第章 计算机的运算方法,4.,移位运算在计算机中的特殊作用，以及不同,机器数的移位规则,5.,定点补码加、减、乘（,Booth,算法）、除运算,和原码乘除运算,6,.,浮点补码加减运算,重点,第章 计算机的运算方法,7.,提高运算速度的措施,8.,快速进位链的设计,高速芯片、改进算法、快速进位链,1,.,机器字长相同的条件下，,补码比原码和反码能多表示一个负数,难点,第章 计算机的运算方法,2.,区分浮点数和补码表示的浮点规格化数,设,32,位的浮点数，阶码取,8,位（含,1,位阶符 ）,尾数为,24,位,（含,1,位数符 ）,则它们的表示范围是,浮点规格化数,补码表示的,浮点规格化数,最大正数,最小正数,最大负数,最小负数,2,+127,(1-2,-23,),2,+127,(1-2,-23,),2,-127,2,-1,2,-128,2,-1,-,2,-127,2,-1,-,2,-128,(2,-1,+2,-23,),- 2,+127,(1-2,-23,),2,+127,(-1),1,.,机器字长相同的条件下，,补码比原码和反码能多表示一个负数,难点,第章 计算机的运算方法,2.,区分浮点数和补码表示的浮点规格化数,3,.,在定点机和浮点机中，如何判断运算结果溢出,溢出判断,一位,符号位判溢出,两位,符号位判溢出,(1),定点机,(2),浮点机,阶码,大于,它所表示的,最大数,时，为,溢出,（上溢）,阶码,等于,或,小于,它所表示的,最小数,时，,按,机器零,处理（下溢）,1,.,机器字长相同的条件下，,补码比原码和反码能多表示一个负数,难点,第章 计算机的运算方法,2.,区分浮点数和补码表示的浮点规格化数,3,.,在定点机和浮点机中，如何判断运算结果溢出,4.,原码和补码乘除法运算的根本区别,难点,5.,区别补码和绝对值的补码,-,x,补,和,-,x,*,补,（,x,*,是真值,x,的绝对值）,6.,不同的机器数运算规则不同，直接影响运算器,的硬件组成,7.,浮点数的阶码采用移码运算时，其阶码运算规则,和溢出判断规则与补码运算是不同的,第章 计算机的运算方法,1,.,指令系统的几个要素,操作类型、数据类型、地址格式和寻址方式,重点,第章 指令系统,2.,机器指令的一般格式,指令定长,指令不定长（字节的整数倍）,指令字中各字段的作用,3,.,不同的地址格式对访存次数、寻址范围的影响,重点,4.,不同的寻址方式对操作数的寻址范围、信息加,工流程、所需的硬件支持及编制程序的影响,5. RISC,的主要特点及其与,CISC,的区别,第章 指令系统,1,.,掌握设计指令格式的方法,难点,第章 指令系统,某模型机共有,64种操作，操作码位数固定，且具有,以下特点,：,（1）采用一地址或二地址格式；,（2）有寄存器寻址、直接寻址和相对寻址（位移量,为 128 + 127）三种寻址方式；,（3）有16个通用寄存器，算术运算和逻辑运算的,操作数均在寄存器中，结果也在寄存器中,；,（4）取数/存数指令在通用寄存器和存储器之间传送,数据,；,（5）存储器容量为 1MB，按字节编址。,要求设计算逻指令、取数,/存数指令和相对转移指令,的格式，并简述理由,。,例,（,1,）算逻指令格式为 “寄存器 寄存器” 型，,取单字长,16,位。,其中,OP,操作码,6,位，可实现,64,种操作；,M,寻址模式,2,位，可反映寄存器寻址、,直接寻址、相对寻址；,R,i,和,R,j,各取,4,位，指出源操作数和目的操作数,的寄存器编号。,R,j,R,i,M,OP,6 2 4 4,解：,（,2,）取数,/,存数指令格式为 “寄存器 存储器”,型，取双字长,32,位，格式如下：,其中,OP,操作码,6,位不变；,M,寻址模式,2,位不变；,R,i,4,位，源操作数地址（存数指令）或目的,操作数地址（取数指令）；,A,1,A,2,共,20,位存储器地址，可直接访问按,字节编址的,1MB,存储器。,A,2,A,1,R,i,M,OP,6 2 4 4,解：,（,3,）相对转移指令为一地址格式，取单字长,16,位，格式如下：,其中,OP,操作码,6,位不变；,M,寻址模式,2,位不变；,A,位移量,8,位，对应, 128 +127,。,A,M,OP,6 2 8,解：,2,.,扩展操作码技术的运用,第章 指令系统,难点,1,.,掌握设计指令格式的方法,扩展操作码技术,操作码的位数随地址数的减少而增加,OP,A,1,A,2,A,3,0000,0001,1110,A,1,A,1,A,1,A,2,A,2,A,2,A,3,A,3,A,3,A,2,A,2,A,2,A,3,A,3,A,3,1111,1111,1111,0000,0001,1110,1111,1111,1111,1111,1111,1111,1111,1111,1111,0000,0001,1111,1111,1111,1111,1111,1111,1111,A,3,A,3,A,3,0000,0001,1110,4 位操作码,8 位操作码,12 位操作码,16 位操作码,最多15条三地址指令,最多15条二地址指令,最多15条一地址指令,16条零地址指令,扩展操作码技术,操作码的位数随地址数的减少而增加,OP,A,1,A,2,A,3,0000,0001,1110,A,1,A,1,A,1,A,2,A,2,A,2,A,3,A,3,A,3,A,2,A,2,A,2,A,3,A,3,A,3,1111,1111,1111,0000,0001,1110,1111,1111,1111,1111,1111,1111,1111,1111,1111,0000,0001,1111,1111,1111,1111,1111,1111,1111,A,3,A,3,A,3,0000,0001,1110,4 位操作码,8 位操作码,12 位操作码,16 位操作码,三地址指令操作码,每减少一种可多构成,2,4,种二地址指令,二地址指令操作码,每减少一种可多构成,2,4,种一地址指令,3,.,在可按字节和字寻址的存储器中，不同的,机器，其数据的存放方式是不同的,4.,数据,“,边界对准,”,方式和,“,边界不对准,”,方式,对访存操作的影响,第章 指令系统,难点,2,.,扩展操作码技术的运用,1,.,掌握设计指令格式的方法,存储器中的数据存放（存储字长为 32 位）,地址（十进制）,0,4,8,字节( 地址7),字节( 地址6),字( 地址2),半字( 地址10),半字( 地址8),半字( 地址0),字( 地址4),边界未对准,地址（十进制）,0,4,8,12,16,20,24,28,32,36,双字,双字（地址32）,双字,双字（地址24）,半字（地址20）,半字（地址22）,半字（地址16）,半字（地址18）,字节（地址,8）,字节（地址,9）,字节（地址10）,字节（地址11）,字（地址 4）,字（地址 0）,字节（地址14）,字节（地址15）,字节（地址13）,字节（地址12）,边界对准,1,.,CPU,的功能和硬件组成,重点,第章,CPU,的结构和功能,2. CPU,工作周期和指令周期的概念,3.,一个完整的指令周期中的信息流程,1. 取指周期数据流,指令周期的数据流,MDR,CU,MAR,PC,IR,存储器,CPU,地址总线,数据总线,控制总线,IR,+1,2. 间址周期数据流,MDR,CU,MAR,CPU,地址总线,数据总线,控制总线,PC,IR,存储器,MDR,3. 执行周期数据流,4 . 中断周期数据流,不同指令的执行周期数据流不同,MDR,CU,MAR,CPU,地址总线,数据总线,控制总线,PC,存储器,1,.,CPU,的功能和硬件组成,重点,第章,CPU,的结构和功能,2. CPU,工作周期和指令周期的概念,3.,一个完整的指令周期中的信息流程,4.,如何提高控制器的处理能力 指令流水,5.,中断系统需要解决的问题及实施方案,中断系统需解决的问题,(1) 各中断源,如何,向,CPU,提出请求,？,(2) 各中断源,同时,提出,请求,怎么办 ？,(5) 如何,寻找入口地址,？,(4) 如何,保护现场,？,(3),CPU,什么,条件,、什么,时间,、,以什么,方式,响应中断,？,(6) 如何,恢复现场,，如何,返回,？,(7) 处理中断的过程中又,出现新的中断,怎么办 ？,硬件,软件,难点,第章,CPU,的结构和功能,1,.,影响指令流水线性能的因素,结构相关,流水线中不同指令争用同一功能部件产生资源冲突,数据相关,流水线中各条指令因重叠操作而改变对操作数的读写顺序,RAW WAR WAW,控制相关,由转移指令引起,影响流水线性能的因素,1.,结构相关,两条指令同时访存造成结构相关冲突,指令,时钟周期,1,2,3,4,5,6,7,8,LOAD,指令,IF,ID,EX,MEM,WB,指令,i,+1,IF,ID,EX,MEM,WB,指令,i,+2,IF,ID,EX,MEM,WB,指令,i,+3,IF,ID,EX,MEM,WB,指令,i,+4,IF,ID,EX,MEM,1.,结构相关,解决访存冲突的一种方案,指令,时钟周期,1,2,3,4,5,6,7,8,9,LOAD,指令,IF,ID,EX,MEM,WB,指令,i,+1,IF,ID,EX,MEM,WB,指令,i,+2,IF,ID,EX,MEM,WB,指令,i,+3,停顿,IF,ID,EX,MEM,WB,指令,i,+4,IF,ID,EX,MEM,2,.,数据相关,不同指令因重叠操作，可能改变操作数的 读,/,写 访问顺序,例如流水线要执行下列指令序列,ADD,R,1,，,R,2,，,R,3,；,(R,2,) + (R,3,) ,R,1,SUB,R,4,，,R,1,，,R,5,；,(,R,1,) (R,5,) R,4,AND,R,6,，,R,1,，,R,7,；,(,R,1,) AND (R,7,) R,6,OR,R,8,，,R,1,，,R,9,；,(,R,1,) OR (R,9,) R,8,XOR,R,10,，,R,1,，,R,11,；,(,R,1,) XOR (R,11,) R,10,2,.,数据相关,对数据相关进行特殊处理的流水线,指令,时钟周期,1,2,3,4,5,6,7,8,9,10,11,12,ADD,IF,ID,EX,MEM,WB,SUB,IF,ID,EX,MEM,WB,AND,IF,ID,EX,MEM,WB,OR,IF,ID,EX,MEM,WB,XOR,IF,ID,EX,MEM,WB,3.,控制相关,BNE,指令必须等,CPX,指令的结果,才能判断出,是转移,还是顺序执行,LDA # 0,LDX # 0,INX,CPX # N,BNE M,DIV # N,STA ANS,ADD X, D,M,由转移指令引起,3.,控制相关,WO,EI,FO,CO,DI,WO,EI,FO,DI,FI,FI,DI,FI,CO,FI,FO,CO,DI,FI,WO,EI,FO,CO,DI,FI,DI,FO,EI,WO,EI,FO,CO,FI,DI,CO,WO,DI,FI,CO,FI,指令 1,指令 2,指令 3,指令 4,指令 5,指令 6,指令 7,指令15,指令16,1 2 3 4 5 6 7 8 9 10 11 12 13 14,转移损失,t,设,指令3,是转移指令,难点,3.,响应优先级和处理优先级的区别,第章,CPU,的结构和功能,1,.,影响指令流水线性能的因素,2,.,掌握各种中断技术,，,实现多重中断需配置哪些硬件,响应优先级,ABCD,降序排列,不可改变,响应优先级,处理优先级,可改变（通过重新设置屏蔽字）,中断源,原屏蔽字,新屏蔽字,A,B,C,D,1 1 1 1,0 1 1 1,0 0 1 1,0 0 0 1,1 1 1 1,0 1 0 0,0 1 1 0,0 1 1 1,处理优先级,ADCB,降序排列,屏蔽技术可改变处理优先等级,服务程序,B,处理完,C,处理完,D,处理完,A,处理完,t,主程序,A,程序,B,程序,C,程序,D,程序,A,、,B,、,C,、,D,同时请求中断,CPU,执行程序轨迹（原屏蔽字）,原屏蔽字,A 1 1 1 1,B 0 1 1 1,C 0 0 1 1,D 0 0 0 1,屏蔽技术可改变,处理,优先等级,服务程序,D,处理完,C,处理完,B,处理完,A,处理完,t,主程序,A,程序,B,程序,C,程序,D,程序,A,、,B,、,C,、,D,同时请求中断,CPU,执行程序轨迹（新屏蔽字）,新屏蔽字,A 1 1 1 1,B 0 1 0 0,C 0 1 1 0,D 0 1 1 1,新屏蔽字设在中断服务程序中,难点,3.,响应优先级和处理优先级的区别,第章,CPU,的结构和功能,4,.,超标量,、,超流水、超长指令字的特点,1,.,影响指令流水线性能的因素,2,.,掌握各种中断技术,，,实现多重中断需配置哪些硬件,超标量,：,一个时钟周期内有多个功能部件同时,执行多条指令,超流水,：同一个功能部件在一个时钟周期内被,使用多次,超长指令字,：把多条能并行操作的指令组合成,一条具有多个操作码字段的超长,指令，有多个功能部件同时工作,超标量,、超流水、超长指令字的特点,1,.,控制单元对不同的指令在取指、间址和,中断周期中，发出哪些相同的操作命令,重点,第章 控制单元的功能,PC MAR,地址线,1 R,M ( MAR ) MDR,MDR IR,(,PC ) + 1 PC,+1,MDR,CU,MAR,PC,IR,存储器,CPU,地址总线,数据总线,控制总线,OP,（,IR,）,CU,取指周期,间址周期,M ( MAR ) MDR,1 R,Ad ( IR ) MAR,MDR Ad ( IR ),指令形式地址,MAR,MDR,CU,MAR,CPU,地址总线,数据总线,控制总线,IR,存储器,中断周期,程序断点存入,“ 0 ” 地址,0,MAR,1,W,PC MDR,MDR M ( MAR ),向量地址,PC,0,EINT,（,置“0”）,向量地址,PC,程序断点,进栈,0,EINT,（,置“0”）,MDR M ( MAR ),PC MDR,1,W,(,SP ),1,SP,MAR,中断识别程序入口地址,M PC,1,.,控制单元对不同的指令在取指、间址和,中断周期中，发出哪些相同的操作命令,重点,第章 控制单元的功能,2.,控制单元,对,不同,的指令在执行,周期发出的,微操作命令是不同的,3.,多级时序系统,机器周期、时钟周期和节拍的关系,CLK,T,0,T,1,T,2,T,3,时钟周期,机器周期,机器周期,T,0,T,1,T,2,T,3,T,0,T,1,T,2,T,3,多级时序系统,机器周期、节拍（状态）组成多级时序系统,一个指令周期含若干个机器周期,一个机器周期包含若干个时钟周期,CLK,机器周期,机器周期,机器周期,（取指令）,（取有效地址）,（执行指令）,指令周期,T,0,T,1,T,2,T,3,T,0,T,1,T,2,T,3,T,0,T,1,T,2,T,3,机器周期,机器周期,（取指令）,（执行指令）,指令周期,T,0,T,1,T,2,T,3,T,0,T,1,T,2,节拍,(状态),节拍,(状态),1,.,控制单元对不同的指令在取指、间址和,中断周期中，发出哪些相同的操作命令,重点,第章 控制单元的功能,2.,控制单元,对,不同,的指令在执行,周期发出的,微操作命令是不同的,3.,多级时序系统,4.,控制单元的控制方式 同步、异步、联合,控制方式,产生不同微操作命令序列所用的时序控制方式,任一微操作均由,统一基准时标,的时序信号控制,无基准时标信号,无固定的周期节拍和严格的时钟同步,采用,应答方式,(1),同步控制方式,(2),异步控制方式,(3),联合控制方式,同步与异步相结合,同步控制方式,(1),定长的机器周期,(2),不定长的机器周期,(3),中央控制和局部控制相结合,CLK,机器周期,机器周期,机器周期,（取指令）,（取有效地址）,（执行指令）,指令周期,T,0,T,1,T,2,T,3,T,0,T,1,T,2,T,3,T,0,T,1,T,2,T,3,机器周期,机器周期,（取指令）,（执行指令）,指令周期,T,0,T,1,T,2,T,3,T,0,T,1,T,2,1,.,指令周期、机器周期、时钟周期,与控制信号的关系,难点,第章 控制单元的功能,每个,控制,信号,在,指定机器周期,的,指定节拍,T,时刻,发出,机器周期,M,1,取指令操作码,机器周期,M,2,取设备地址,机器周期,M,3,执行,ACC,的内容写入设备,指令周期包含,3,个机器周期,M,1,、,M,2,、,M,3,以一条输出指令（,I/O,写,）为例,指令周期、机器周期、时钟周期与控制信号的关系,T,1,T,2,T,3,T,4,T,1,T,2,T,3,T,1,T,2,T,3,M,1,M,2,M,3,PC out,PC+1,Ins IR,X,PC out,PC+1,By Z,Z out,A,Port,IO,PORT,ACC,byte,PC,L,Instr,PC,L,PC,H,PC,H,IO PORT,3