存储器和可编程逻辑器件解析ppt课件

*,*,孔敏,Lab of CVPR of West AnHui University,10/6/2023,第,1,页,数字电路与逻辑设计,第六章 存储器和可编程逻辑器件,6.1,半导体存储器,6.2,可编程逻辑器件基础,6.3,低密度可编程逻辑器件,6.4,高密度可编程逻辑器件,11/24/2024,1,第六章 存储器和可编程逻辑器件6.1 半导体存储器10/6/,6.1 半导体存储器,一、概述,半导体存储器是一种能,存储,大量,二值数字信息,的大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。,半导体存储器,ROM,EPROM,快闪存储器,PROM,E,2,PROM,固定ROM（又称掩膜ROM）,可编程ROM,RAM,SRAM,DRAM,按存取方式来分：,11/24/2024,2,6.1 半导体存储器一、概述 半导体存储器是一种能存储,6.1 半导体存储器,按制造工艺来分：,半导体存储器,双极型,MOS型,对存储器的,操作,通常分为两类：,写,即把信息存入存储器的过程。,读,即从存储器中取出信息的过程。,两个重要技术指标：,存储容量,存储器能存放二值信息的多少。单位是,位,或,比特,（bit）。1K=2,10,=1024，1M=2,10,K=2,20,。,存储时间,存储器读出（或写入）数据的时间。一般用读（或写）周期来表示。,11/24/2024,3,6.1 半导体存储器按制造工艺来分：半导体存储器双极型MOS,6.1 半导体存储器,二、掩膜只读存储器（ROM）,存储的数据不会因断电而消失，具有非易失性。,特点：,只能读出，不能写入；,1.ROM的基本结构,ROM主要由,地址译码器,、,存储矩阵,和,输出缓冲器,三部分组成，其基本结构如图所示。,11/24/2024,4,6.1 半导体存储器二、掩膜只读存储器（ROM）存储的数据,ROM的基本结构,6.1 半导体存储器,字线,位线,存储单元可以由,二极管,、,双极型三极管,或者,MOS管,构成。每个存储单元可存储,1位,二值信息（“0”或“1”）。,按“字”存放、读取数据,，每个“字”由若干个存储单元组成，即包含若干“位”。字的位数称为“,字长,”。,每当给定一组输入地址时，译码器,选中,某一条输出,字线,Wi,，该字线对应存储矩阵中的某个“字”，并将该字中的,m,位信息,通过位线,送至输出缓冲器进行,输出,。,存储器的容量,字数位数2,n,m位,11/24/2024,5,ROM的基本结构 6.1 半导体存储器字线位线 存储单,二极管ROM结构图,6.1 半导体存储器,2.二极管ROM,字线,位线,制作芯片时，若在某个字中的某一位存入,“1”,，则在该字的字线与位线之间,接入二极管,，反之，就不接二极管。,“1”,11/24/2024,6,二极管ROM结构图 6.1 半导体存储器2.二极管ROM字线,ROM的数据表,地 址,数 据,A,1,A,0,D,3,D,2,D,1,D,0,0 0,0 1,1 0,1 1,1 0 0 1,0 1 1 1,1 1 1 0,0 1 0 1,6.1 半导体存储器,地址译码器实现地址码的,与运算,，每条字线对应一个最小项。,存储矩阵实现字线的,或运算,。,11/24/2024,7,ROM的数据表 地 址 数 据 A1 A0D3,6.1 半导体存储器,3.MOS管ROM,ROM的点阵图,“1”,“0”,11/24/2024,8,6.1 半导体存储器3.MOS管ROMROM的点阵图“1”“,2.,一次性可编程ROM（PROM）,。出厂时，存储内容全为1（或全为0），用户可根据自己的需要进行编程，但只能编程一次。,1.,固定ROM（,掩模ROM,）,。厂家把数据“固化”在存储器中，用户无法进行任何修改。使用时，只能读出，不能写入。,6.1 半导体存储器,二、可编程的只读存储器,ROM的编程是指将信息存入ROM的过程。,U,CC,字线,W,i,位线,D,i,熔丝,用户对PROM编程是,逐字逐位,进行的。首先通过字线和位线选择需要编程的存储单元，然后通过规定宽度和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将该单元的内容改写了。,熔丝型PROM的存储单元,11/24/2024,9,2.一次性可编程ROM（PROM）。出厂时，存储内容全为1,6.1 半导体存储器,3.,紫外线擦除可编程ROM（EPROM）,。采用浮栅技术，可通过紫外线照射而被擦除，可重复擦除上万次。,5.,快闪存储器（Flash Memory）,。也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入100万次以上。,4.,电可擦除可编程ROM（E,2,PROM）,。也是采用浮栅技术，用电擦除，可重复擦写100次，并且擦除的速度要快的多。E,2,PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写。,11/24/2024,10,6.1 半导体存储器3.紫外线擦除可编程ROM（EPROM,6.1 半导体存储器,三、随机存取存储器（RAM）,断电后存储的数据随之消失，具有,易失性,。,特点：,可随时读出，也可随时写入数据；,根据存储单元的工作原理不同，RAM分为静态RAM和动态RAM。,静态RAM:,优点,:数据由,触发器,记忆,只要不断电,数据就能永久保存。,缺点,:存储单元所用的管子数目多,功耗大,集成度受到限制。,动态RAM:,优点,:存储单元所用的管子数目少,功耗小,集成度高。,缺点,:为避免存储数据的丢失,必须,定期刷新,。,11/24/2024,11,6.1 半导体存储器三、随机存取存储器（RAM）断电后存,1）SRAM的基本结构,1.静态随机存储器(SRAM),SRAM主要由,存储矩阵,、,地址译码器,和,读/写控制电路,三部分组成.,6.1 半导体存储器,SRAM的基本结构,CS称为片选信号,。,CS=0时，RAM工作；,CS=1时，所有I/O端均为高阻状态，不能对RAM进行读/写操作。,R/W称为读/写控制信号,。,R/W=1时，执行读操作；,R/W=0时，执行写操作。,存储容量字数位数,2,n,m位,11/24/2024,12,1）SRAM的基本结构1.静态随机存储器(SRAM)SRAM,2）SRAM静态存储单元,6.1 半导体存储器,U,DD,V,4,V,2,Q,Q,V,1,V,3,V,5,V,6,V,7,V,8,I/O,I/O,列选线,Y,行选线,X,存储,单元,位,线,D,位,线,D,(a)六管NMOS存储单元,基本RS触发器,无论读出还是写入操作，都必须使行选线X和列选线Y同时为“1”.,U,DD,V,4,V,2,V,6,V,5,V,1,V,3,V,7,V,8,Y,I/O,I/O,位,线,D,位,线,D,X,(b)六管CMOS存储单元,PMOS管,11/24/2024,13,2）SRAM静态存储单元6.1 半导体存储器UDDV4V2Q,2.动态随机存储器(DRAM),6.1 半导体存储器,V,4,V,3,V,1,V,2,V,7,V,8,Y,D,D,位,线,D,位,线,D,C,1,C,2,C,O,1,C,O,2,Q,Q,预充脉冲,V,5,V,6,X,存储,单元,U,C,1,U,C,2,U,C,C,四管动态MOS存储单元,动态MOS存储单元,利用MOS管的栅极电容来存储信息,，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“,刷新,”或“再生”。,刷新之间的时间间隔一般不大于 20ms。,动态MOS存储单元有四管电路、三管电路和单管电路等。,11/24/2024,14,2.动态随机存储器(DRAM)6.1 半导体存储器V4V3V,6.1 半导体存储器,V,4,V,3,V,1,V,2,V,7,V,8,Y,D,D,位,线,D,位,线,D,C,1,C,2,C,O,1,C,O,2,Q,Q,预充脉冲,V,5,V,6,X,存储,单元,U,C,1,U,C,2,U,C,C,四管动态MOS存储单元,写入数据：,D=1时，C,2,充电，写入Q=1；,D=0时，C,1,充电，写入Q=0。,X=Y=“1”,0,1,1,0,1,0,0,1,读出数据：,Q=0时，读出D=0；,Q=1时，读出D=1；,X=Y=“1”,1,0,C,O1,、C,O2,预充电,0,1,11/24/2024,15,6.1 半导体存储器V4V3V1V2V7V8YDD位线D位线,6.1 半导体存储器,写入信息时，字线为高电平，VT导通，位线上的数据经过VT存入C,S,。,读出信息时，字线为高电平，VT管导通，这时C,S,经VT向C,O,充电，使位线获得读出的信息。这是一种,破坏性读出,。因此每次读出后，要对该单元补充电荷进行,刷新,，同时还需要高灵敏度读出放大器对读出信号加以放大。,单管动态MOS存储单元,字选线,位线,D,(数据线),C,O,输出电容,VT,C,S,存储电容,11/24/2024,16,6.1 半导体存储器写入信息时，字线为高电平，VT导通，位,6.1 半导体存储器,四、存储器容量的扩展,位扩展可以用多片芯片,并联,的方式来实现。,各地址线、读/写线、片选信号对应并联，,各芯片的I/O口作为整个RAM输入/出数据端的一位。,1.位扩展方式,增加,I/O,端个数,用10241 位的RAM扩展为10248 位RAM,八片,11/24/2024,17,6.1 半导体存储器四、存储器容量的扩展位扩展可以用多片芯片,6.1 半导体存储器,2.字扩展方式,增加,地址端个数,例：用2568 位的RAM扩展为10248 位RAM。,分析：N=4,2562,8,，每片有8条地址线；,10242,10,，需要10条地址线；,所以，需要增加2条高位地址线来控制4片分别工作，即需要一个2-4线译码器。,字扩展可以利用,外加译码器控制芯片的片选(CS)输入端,来实现。,各片RAM对应的数据线、读/写线对应并联；,低位地址线也并联接起来；,要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。,11/24/2024,18,6.1 半导体存储器2.字扩展方式增加地址端个数例：用,6.1 半导体存储器,用2568 位的RAM扩展为10248 位RAM的系统框图,11/24/2024,19,6.1 半导体存储器用2568 位的RAM扩展为1024,自20世纪60年代以来，数字集成电路已经历了从SSI、MSI、LSI到VLSI的发展过程。数字集成电路按照芯片设计方法的不同大致可以分为三类：通用型中、小规模集成电路；用软件组态的大规模、超大规模集成电路，如微处理器、单片机等；专用集成电路(ASIC-Application Specific Integrated Circuit)。,ASIC是一种专门为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI电路，它可以将某些专用电路或电子系统设计在一个芯片上，构成单片集成系统。,6.2 可编程逻辑器件基础,一、PLD发展概况,11/24/2024,20,自20世纪60年代以来，数字集成电路已经历了从SSI,1.PLD连接的表示,6.2 可编程逻辑器件基础,二、PLD电路的表示方法,PLD的输入、反馈缓冲器都采用了互补输出结构。输出缓冲器一般为三态输出缓冲器。,2.缓冲器的表示,断开,编程连接,固定连接（硬连接）,11/24/2024,21,1.PLD连接的表示6.2 可编程逻辑器件基础二、PLD电,3.与门及或门的表示,6.2 可编程逻辑器件基础,1,A,B,C,Y,Y,A B C,Y,A B C,&,A,B,C,Y,Y,A B C,A,B,P,1,=0,P,2,=0,P,3,=1,与门的缺省状态,“悬浮1”状态,11/24/2024,22,3.与门及或门的表示6.2 可编程逻辑器件基础1AYY,与阵列,Y,1,Y,2,或阵列,A,B,与阵列,