微机原理与接口技术ppt课件：10--存储器与存储扩展

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,*,微机原理与接口技术,勤读力耕 立己达人,*,微机原理与接口技术,勤读力耕 立己达人,11:23,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,*,微机原理与接口技术,勤读力耕 立己达人,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,*,微机原理与接口技术,勤读力耕 立己达人,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,10,存储器与存储扩展,1.,存储系统与半导体存储器分类,2.,存储器层次结构与译码电路,3.,随机存储器（,RAM,）,4.,只读存储器（,ROM,）,5.CPU,与存储器的连接,10 存储器与存储扩展1.存储系统与半导体存储器分类,1,存储系统与半导体存储器的分类,1.1,存储系统,计算机的 存储器,外存,储器,作用：用于存放,当前运行,的程序和数据，是主机一部分。,特点：通常用半导体存储器作为内存储器。内存速度较高，,CPU,可直接读写。,作用：用于存放,暂时不用,的程序和数据。,特点：容量大、速度较低、,CPU,不能直接读写。,内存,储器,存储系统,通过软、硬件结合，形成了内存,-,外存的存储层次，即存储系统。,1 存储系统与半导体存储器的分类1.1 存储系统计算机的,高速度、大容量,和,低成本,的矛盾,-,存储器层次结构,1.1,存储系统,高速度、大容量和低成本的矛盾-存储器层次结构1.1 存储,1.2,半导体存储器的分类及特点,按制造工艺分：,有双极型、,MOS,型存储器；,1.,分类,闪速存储器（,Flash,），既具有,RAM,易读、写、体积小、集成度高、速度快等优点，又有,ROM,断电后信息不丢失等优点。,按存取方式分：,有随机存取（,RAM,）和只读存储,器（,ROM,）；,按存储原理分：,有静态（,SRAM,）和动态（,DRAM,）,1.2 半导体存储器的分类及特点按制造工艺分：有双极型、M,2.,半导体存储器的性能指标,性能指标,:,容量、存取时间、价格、集成度、功耗、可靠性、,从功能和接口电路角度，最重要是芯片的容量和存取时间。,（,1,）存储容量,存储容量是指存储器存放二进制信息的总位数,即：,存储容量,=,存储单元数,单元的位数,芯片的容量通常采用,比特,（,Bit,）作为单位。如,N8,、,N4,、,N1,这样的形式来表示芯片的容量,(,集成方式,),。,计算机中一般以,字节,B,（,Byte,）为单位，如,256KB,、,512KB,等。大容量的存储器用,MB,、,GB,、,TB,为单位。,2.半导体存储器的性能指标性能指标:容量、存取时间、价格、,（,2,）存取时间,是反映存储器工作速度的一个重要指标，是指从,CPU,给出有效的存储器地址启动一次存储器读,/,写操作，到该操作完成所经历的时间。,读操作：存取时间就是读出时间，即从地址有效到数据输出有效之间的时间，通常在,10,100ns,之间。,写操作：而对一次写操作，存取时间就是写入时间。（一般大于读）,（,3,）可靠性,（,4,）集成度,（,5,）位价,2.,半导体存储器的性能指标,（2）存取时间2.半导体存储器的性能指标,3,随机存储器（,RAM,）,3.1,静态存储器（,SRAM,）存储单元,由两个增强型的,NMOS,反相器交叉耦合而成,静态存储电路内部结构图,1,1,0,0,1,0,1.,存储过程：正反馈,2.,译码：行列均有效,3.,读取：经控制管输,出到,I/O,线,特点,:,集成度低，功,耗较大。,速度快，稳定；,无刷新电路。,3 随机存储器（RAM）3.1 静态存储器（SRAM）存,3.1,静态存储器,1.,型号介绍,SRAM,的不同规格，如,2101,（,2564,位）、,2102,（,1K1,位）、,2114,（,1K4,位）、,4118,（,1K8,位）、,6116,（,2K8,位）。,现在常用型号：,6264,（,8K8,位）和,62256,（,32K8,位）等。,2.6116,6116,是,2KB,静态存储器芯片。,3.1 静态存储器1.型号介绍 现在常用型号：6264,3.1,静态存储器,6116,真值表,工作方式,I/O,线状态,功率状态,H,没选中,高 阻,备用状态,L,L,写 入,DIN,运行状态,L,H,L,读 出,DOUT,运行状态,L,H,H,高 阻,运行状态,3.1 静态存储器6116真值表工作方式I/O线状态功率,3.2,动态读写存储器（,DRAM,）,1.,动态读写原理,DRAM,是利用,电容存储电荷的原理,来保存信息的，它将晶体管电容的充电状态和放电状态分别作为,1,和,0,。,特点：集成度高，功耗低。速度慢于,SRAM,，需要不断刷新。,写入时：,写选线为,1,，,T,1,导通；写入的数据通过,T,1,管存储到,T,2,管的,Cg,电容中。,3.2 动态读写存储器（DRAM）1.动态读写原理,3.2,动态读写存储器（,DRAM,）,1.,动态读写原理,DRAM,是利用,电容存储电荷的原理,来保存信息的，它将晶体管电容的充电状态和放电状态分别作为,1,和,0,。,特点：集成度高，功耗低。速度慢于,SRAM,，需要不断刷新。,读出时：,先给预充脉冲，,T,1,导通，使读数据线寄生电容,Cg,充电到,VDD,，然后启动读选线为,1,，进行读出操作。,3.2 动态读写存储器（DRAM）1.动态读写原理,3.2,动态读写存储器（,DRAM,）,2.,DRAM,的刷新,刷新即对基本存储电路进行补充电荷,就是每隔一定时间（一般,2ms,）对,DRAM,的所有单元进行读出，经读出放大器放大后再,重新写入,原电路中，以维持电容上的电荷，进而使所存信息保持不变。,（,1,）正常读,/,写存储器也是一次刷新,（,2,）每隔,2ms,单独周期性刷新一次,结构上是采用按行刷新,-,其时间称为刷新周期。,内部划分成小矩阵，这样所有的矩阵同时进行刷新。,3.2 动态读写存储器（DRAM）2.DRAM的刷新,3.2,动态读写存储器（,DRAM,）,三种刷新方式,（,1,）集中刷新方式,在最大刷新时间间隔中，集中在一个时间段对芯片的每一行都进行刷新。,优点是存储器的利用率高，控制比较简单。但不适合实时性较强的系统使用。,将各刷新周期安排在每个正常读写周期之后。,刷新方式的时序控制比较简单，对存储器的读写没有长时间的“死区”。但刷新过于频繁，存储器的效率过低。,根据存储器需要同时刷新的最大行数，计算出每一行的间隔时间，通过定时电路提出刷新请求进行一次刷新操作。,现大多数计算机都采用的是异步刷新方式。,（,2,）分散刷新方式,（,3,）异步刷新方式,3.2 动态读写存储器（DRAM）三,3.2,动态读写存储器（,DRAM,）,3.DRAM,芯片举例,目前常用的有,4164,（,64K1Bit,）、,41256,（,256K1Bit,）、,41464,（,64K4Bit,）和,414256,（,256K4Bit,）等类型。,（,1,）,DRAM 4164,的存储芯片结构,3.2 动态读写存储器（DRAM）3.DRAM芯片举,4,只读存储器,(ROM),掩膜,ROM,存储结构图,1,掩膜,ROM,单元,D,3,D,2,D,1,D,0,单元,0,1,0,1,0,单元,1,1,1,0,1,单元,2,0,1,0,1,单元,3,0,1,1,0,位,4 只读存储器(ROM)掩膜ROM存储结构图1 掩膜RO,2,可擦编程只读存储器,(EPROM),浮栅,MOS EPROM,存储电路,反向电压,1.EPROM,的存储单元电路,PN,结势垒,D,、,S,之间导通,2 可擦编程只读存储器(EPROM)浮栅MOS EPROM,3,电可擦只读存储器,(EEPROM),擦除：,若,VG,的极性相反也可以使电荷从浮空栅流向漏极；还可按字节擦除。,编程：,隧道二极管，它在第二栅与漏极之间电压,VG,的作用下，使电荷通过它流向浮空栅。,3 电可擦只读存储器(EEPROM)擦除：若,4 Flash,（闪速）存储器,闪速存储器是以单晶体管,EPROM,单元为基础。,具有可靠的非易失性、电擦除性；,经济的高密度，低成本；固体性；,可直接执行。能够用于程序代码和数据存,储的理想媒体；,迅速清除整个器件所有内容，可字节操作；,擦除和重新编程几十万次。,擦写速度快，接近于,RAM,。,4 Flash（闪速）存储器 闪速存储器是以单晶体管EP,5 CPU,与存储器的连接,5.1,连接存储器的基本问题,1.,把握要领,-,紧扣三总线,CPU,与存储器连接示意,AB,地址总线与容量对应；均经锁存器与主存全部对应相连接。,DB,数据总线根据,8,、,16,位不同，分别与高,8,位或低,8,位对应连接。,CB,控制总线一般考虑,CS,、,WE,、,RD,、,M/IO,及相应的控制逻辑。,5 CPU与存储器的连接5.1 连接存储器的基本问题 C,5.1,连接存储器的基本问题,1,）,CPU,总线的带负载能力,可加驱动器或缓冲器,2,）速度匹配与时序控制,尽量选快速芯片,3,）数据通路匹配,4,）合理的内存分配,分为,ROM,区和,RAM,区,存储器以字节为单位，,16,位或,32,位数据，放连续的几个内存单元中，称为“字节编址结构”。,2.,综合考虑的因素,5.1 连接存储器的基本问题1）CPU总线的带负载能力2）速,存储器的位数与其数据线数相对应,：,3.,存储器的片选与地址分配,10,位地址，,1024,单元,8,位地址，,256,单元,1),正确连接存储器的关键点,合理,分配存储空间,，并正确译码；,芯片的,片选信号和字选控制,当,CS,（或,CE,）,=0,时，芯片被选中,当,CS,（或,CE,）,=1,时，芯片被封锁,芯片单元与地址线数相对应,存储容量,10248=8K,位,1K,字节,8,根数据线,存储器的位数与其数据线数相对应：3.存储器的片选与地址分配,芯片选择,：,在芯片地址线位数的基础上扩展地址线，,3.,存储器的片选与地址分配,每只芯片均有一条片选线,CS(CE),，选通芯片。,片内地址,：,由存储器芯片上地址线编码决定。,扩展多芯片时解决,2,个问题：,2),地址线,位数扩展及地址分配,并由扩展线控制芯片的片选,CS,。,芯片选择：在芯片地址线位数的基础上扩展地址线，3.存储,3.,存储器的片选与地址分配,例如,扩展,4,片,4KB,字节的存储器，则第,3,只芯片的地址,：,A,11,A,0,0 0 0 0,0 0 0 0,0 0 0 0,B000H,1 1 1 1,1 1 1 1,1 1 1 1,BFFFH,12,位芯片内地址,存储芯片的地址线扩展,扩展的地址编码放在,高位,，芯片地址编码放在,低位,。,最低,最高,A,15,A,14,A,13,A,12,1 0 1 1,1 0 1 1,3,位扩展地址,3.存储器的片选与地址分配例如扩展4片4KB字节的存储器，则,5.2,存储器的译码方法,1.,线选译码法,方法：,用某一扩展位直接作 为片选信号。,优点：,无译码电路，线路简单，成本低。,缺点：,有地址重叠现象,浪费大量的存储空间。,存储器线选译码电路图,5.2 存储器的译码方法1.线选译码法方法：用某一扩展,5.2,存储器的译码方法,1.,线选译码法,方法：,用某一扩展位直接作 为片选信号。,优点：,无译码电路，线路简单，成本低。,缺点：,有地址重叠现象,浪费大量的存储空间。,存储器线选译码电路图,A,14,A,13,A,12,在同一时刻只能有一位为,0,其中：,A,12,=0,选中片,1,，地址空间为,6000H,6FFFH,；,（,A,15,无关）重叠区域之一为,E000H,EFFFH;,A,13,=0,选中片,2,，地址空间为,5000H,5FFFH,；,A,14,=0,选中片,3,，地址空间为,3000H,3FFFH,。,5.2 存储器的译码方法1.线选译码法方法：用某一扩展