ch04-5解析

单击此处编辑母版标题样式abcd,单击此处编辑母版文本样式abvd,第二级,第三级,第四级,第五级,*,4.5 组合可编程规律器件,4.5.1 PLD的构造、表示方法及分类,4.5.2 组合规律电路的PLD实现,4.5 组合可编程规律器件,可编程规律器件是一种可以由用户定义和设置,规律功能的器件。该类器件具有规律功能实现,灵敏、集成度高、处理速度快和牢靠性高等特点。,4.5.1 PLD的构造、表示方法及分类,与门,阵列,或门,阵列,乘积项,和项,PLD,主体,输入,电路,输入信号,互补,输入,输出,电路,输出函数,反馈输入信号,可由或阵列直接输出，构成组合输出；,通过存放器输出，构成时序方式输出。,1、PLD的根本构造,与门,阵列,或门,阵列,乘积项,和项,互补,输入,2.PLD的规律符号表示方法,(1),连接的方式,(2)根本门电路的表示方式,F,1,=ABC,与门,或门,A,B,C,D,F,1,A,B,C,F,1,A,B,C,F,2,D,F,2,=A+B+C+D,三态输出缓冲器,输出恒等于0的与门,输出为1的与门,输入缓冲器,(3)编程连接技术,PLD,表示的与门,熔丝工艺的与门原理图,V,CC,+,(5V),R,3k,W,L,D,1,D,2,D,3,A,B,C,高电平,A、B、C,有一个输入低电平0V,A、B、C,三个都输入高电平+5V,5V,0V,5V,低电平,L,V,CC,A,B,C,D,5V,5V,5V,L=AB,C,连接,连接,连接,断开,A、B、C,中有一个为0,A、B、C,都为1,输出为0；,输出为1。,L=AC,断开,连接,连接,断开,L=ABC,X,X,器件的开关状态不同,电路实现规律函数也就不同,1 0 1,1 1 1,(4)浮,栅MOS,管开关,用不同的浮栅MOS管连接的PLD，编程信息的擦除方法也不同。SIMOS管连接的PLD，承受紫外光照射擦除；Flotox MOS管和快闪叠栅MOS管，承受电擦除方法。,浮,栅MOS管,叠栅注入,MOS(SIMOS)管,浮栅隧道氧化层,MOS(Flotox MOS)管,快闪,(Flash)叠栅MOS管,当浮栅上带有负电荷时，使得MOS管的开启电压变高，假设给把握栅加上VT1把握电压，MOS管仍处于截止状态。,假设要擦除，可用紫外线或X射线，距管子2厘米处照射15-20分钟。,当浮栅上没有电荷时，给控制栅加上大于,V,T1,的控制电压,，MOS管导通。,a.叠栅注入MOS(SIMOS)管,25V,25V,GND,5V,5V,GND,i,D,V,T1,V,T2,v,GS,浮栅无电子,O,编程前,i,D,V,T1,V,T2,v,GS,浮栅无电子,浮栅有电子,O,编程前,编程后,5V,5V,GND,5V,5V,GND,导通,截止,L=BC,连接,连接,断开,断开,连接,连接,断开,断开,浮栅延长区与漏区N+之间的交叠处有一个厚度约为80A(埃)的薄绝缘层遂道区。,当遂道区的电场强度大到确定程度，使漏区与浮栅间消逝导电遂道，形成电流将浮栅电荷泄放掉。,遂道MOS管,是用电擦除的，擦除速度快。,b.浮栅隧道氧化层MOS(Flotox MOS)管,构造特点:,1.闪速存储器存储单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和漏极N+区是对称的；,2.浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。,c.快闪叠栅MOS管开关 Flash Memory)自学,特点：构造简洁、集成度高、,编程牢靠、擦除快捷。,3.PLD的分类,PROM,PLA,PAL,GAL,低密度可编程逻辑器件,（LDPLD）,EPLD,CPLD,FPGA,高密度可编程逻辑器件,（HDPLD）,可编程逻辑器件,（PLD）,1按集成密度划分为,2按构造特点划分,简洁PLD(PAL，GAL),简洁的可编程器件(CPLD):,CPLD的代表芯片如：Altera的MAX系列,现场可编程门阵列,(FPGA),PLD中的三种与、或阵列,与阵列、或阵列,均可编程(PLA),与阵列固定，或阵,列可编程(PROM),与阵列可编程，或,阵列固定(PAL和,GAL等),3按PLD中的与、或阵列是否编程分,4.5.2 组合规律电路的 PLD 实现,例1 由PLA构成的规律电路如以下图，试写出该电路的规律表达式，并确定其规律功能。,写出该电路的规律表达式：,A,n,B,n,C,n,A,n,B,n,A,n,C,n,B,n,C,n,全加器,A,n,B,n,C,n,A,n,B,n,C,n,A,n,B,n,C,n,试写出该电路的规律表达式。,